Synopsys IC Compiler II使后端物理設計吞吐量提高10倍，它是當前領先業界的布局和布線解決方案IC Compiler?的繼任產品，可用于基于成熟和新興工藝節點的先進設計。
IC Compiler II是一種全功能的布局布線系統，其核心是一種全新的多線程基礎架構，能夠處理例化單元數量大于5億的設計。為了充分體現其“可重新思考、可重新構建和可重新使用”的開發策略，IC Compiler II基于行業標準的輸入和輸出格式，以及熟悉的界面和工藝技術文件，同時引進了創新設計存儲功能。
IC Compiler II從開發之初就關注全芯片級設計，部署新穎的設計規劃功能，并使其性能提升了10倍，內存占用則減少了5倍。這使設計人員能夠快速地評估多種可選芯片布局方案，以確定設計實現的最佳起點。與這些芯片級功能互補的是單元模塊級的功能，它得到了一個新的global-analytical優化引擎、一個全新的時鐘發生器以及獨特的布線后優化算法功能所支持，它們結合在一起共同提高了面積、時序和功耗的結果質量(QoR)。
IC Compiler II還包含了IC Compiler中所采用的先進技術，例如共軛梯度布局器和ZRoute布線器。與現有的解決方案相比，IC Compiler II使運行時間平均提高5倍，所需內存平均降低2倍。通過將運行時間加速、高超的芯片布局、可實現的QoR以及高效的輕量級環境相結合，能夠減少設計迭代次數，進一步提高設計產能。 |
