越來越多的用戶加入Vivado設(shè)計的洪流。 Xilinx Vivado? 設(shè)計套件是一種以IP和系統(tǒng)為中心的領(lǐng)先一代的全新SoC增強(qiáng)型開發(fā)環(huán)境，致力于在未來十年加速All Programmable器件的設(shè)計生產(chǎn)力，解決系統(tǒng)級集成和生產(chǎn)力瓶頸問題。這套設(shè)計工具專為系統(tǒng)設(shè)計團(tuán)隊開發(fā)，旨在幫助他們在更少的器件中集成更多系統(tǒng)功能，同時提升系統(tǒng)性能、降低系統(tǒng)功耗、減少物料清單(BOM)成本。
Vivado IP Integrator (IPI)是建立在Vivado設(shè)計套件基礎(chǔ)之上，具有器件和平臺意識到互動性、圖形化和可編寫腳本的環(huán)境，可加速在All Programmable FPGA器件中創(chuàng)建高度集成、復(fù)雜的設(shè)計。
Vivado 高層次綜合(HLS)目前用于無線、醫(yī)療、國防和消費類等應(yīng)用的高級算法中，用于加速IP創(chuàng)建、它可讓賽靈思All Programmable器件直接運用C、C++和System C規(guī)范，無需手動創(chuàng)建RTL。Vivado IP Integrator和Vivado HLS結(jié)合使用能大幅降低開發(fā)成本，相對于RTL而言能降低多達(dá)15倍。Vivado HLS不僅能加速算法實現(xiàn)，還能將驗證時間縮短多達(dá)1萬倍。
Xilinx為了加速設(shè)計進(jìn)程，準(zhǔn)確預(yù)測設(shè)計進(jìn)度，專門針對Vivado設(shè)計套件打造了UltraFast設(shè)計方法，涵蓋開發(fā)板規(guī)劃、設(shè)計創(chuàng)建、IP集成、實現(xiàn)、編程和硬件調(diào)試等設(shè)計的各個環(huán)節(jié)，是提高設(shè)計生產(chǎn)力的最佳實踐方法。 |
