久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

正常瀏覽有問題，請點擊這里


	下載《從仿真到硬件加速仿真 — 可完全重復使用的 UVM 架構》白皮書，即有機會獲得EEPW為大家準備的京東E卡（20元京東E卡200個），學習新知識，輕松領好禮！活動時間：2017年12月13日-2018年1月25日（此活動只針對工程師）活動結束后，京東E卡會通過站內消息的形式發(fā)送給各位獲獎者。

從仿真到硬件加速仿真 — 可完全重復使用的 UVM 架構
Wilson Research Group 公司于 2012 年進行的功能驗證研究表明，在 ASIC 和 FPGA 開發(fā)過程中，一半以上的時間花在了設計驗證上，而這是有原因的。很多設計缺陷如果不能在早期階段進行隔離和修復，后期會更難以解決，成本也會成倍增加。因此，確保驗證過程完整非常重要，在流片之前盡可能多地驗證各種場景。這一點則與范圍更大的半導體生態(tài)系統(tǒng)技術進步形成鮮明對比，后者是盡量縮短芯片面市的時間。