高速數據采集系統中精確時標的CPLD實現方法 作者： 時間：2011-04-06 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 其仿真結果如圖2所示。本文引用地址：http://cqxgywz.com/article/150888.htm4 結論 本文對高速數據采集系統中的采集數據貼上精確時間標簽的方法進行了詳細地敘述和仿真，得出如下結論： (a) 假設高速AD轉換器件的轉換頻率為5MHz，則本系統能為存入靜態RAM中的轉換數據貼上精度為0.2μs的時間標簽。 (b) 通過復雜可編程邏輯器件(CPLD)間接地實現了“低速”的單片機系統對高速數據采集系統的實時監視。 上一頁 1 2 3 下一頁
加入技術交流群
評論