按鍵未按下時為高電平，封鎖時鐘信號。按鍵按下時，計數器開始計數。當計數器輸出最高位為1時，亦封鎖時鐘信號，防止按鍵時間不定使需要的k14信號不定。當按鍵信號為高電平時，對計數器清零，防止計數器累加干擾信號而造成誤動作。波形如圖7所示。
歡迎轉載，本文來自電子發燒友網(www.elecfans.com)

泵沖和按鍵經處理后的信號a4、b4、c4、d4、k04、k14、k24、k34，經74373掛于數據總線，如圖8所示。74373使能信號由圖9電路產生。

它采用文本編輯，具體如下：

若單片機發出讀81XXH地址中數的信號，則選通此373，讀出其數。

以上介紹了采用CPLD實現數字濾波及抗干擾。該設計已在產品開發中成功應用，效果良好，達到了預期的目的。前面我們已經提到，一個傳統的設計，往往在軟件濾波和硬件濾波兩者的優缺點之間尋找一個平衡點。用我們通常的成語來講，這樣做可以說是揚長避短或取長補短。一直以來，我們都把這兩個成語看成是褒義的，不過細細品味一下其中的韻味似乎并不完全是好的代表：發揚長處固然值得稱道，但回避短處未必是解決問題的最佳途徑，畢竟回避并不能解決問題的本質，哪怕是取其長處來彌補短處，也不是長遠出路。應該直接去克服掉短處為佳。采用CPLD則可將軟硬件濾波的優點兼而有之，同時將它們的缺點摒棄，從而達到揚長去短的目的。用CPLD實現濾波只占用較少的資源，故可用其實現其它數字電路，同時實現濾波。