使用芯片內部的雙口RAM的IP核，通過例化IP核，利用一個雙口RAM有兩套讀寫地址，將程序的輸入輸出與雙口RAM的輸入輸出進行映射，則內部電路將程序的輸入輸出連接到了雙口RAM的輸入輸出上。對程序的輸入輸出腳的操作相當于對雙口RAM進行操作。圖1是雙口RAM的VHDL代碼在Xilinx ISE中綜合后的寄存器傳輸級電路圖。
圖1 雙口RAM的寄存器傳輸級電路
在端口A輸入時鐘clk3072的每個下降沿，端口A輸入地址AddrIn都遞增1，則在elk3072的上升沿，根據例化的雙口RAM的IP核，端口A的四路輸入數據將存儲進相應的地址空間中。
加入技術交流群
評論