2.2 基準時鐘信號的分配方式

　　G．8261定義了分組網中的定時同步網元，規定了網絡中所容許的最大抖動和漂移值，以及分組網邊界與TDM接口時需要達到的抖動和漂移容限的最小值；概述了網元實現同步功能的最小要求；提出了兩種基準時鐘信號的分配方式――網絡同步方式（同步以太網）和基于分組方式，解決了分組網特別是以太網的同步問題。特別指出的是，兩種分配方式各有優點，其混合應用將構建既能實現頻率同步，又能實現時間同步的下一代同步網。

（1） 網絡同步方式（同步以太網）

　　與現在的SONET/SDH鏈路一樣，同步以太網通過OSI七層協議的第一層（即物理層）實現網絡同步。同步以太網方式又稱“PRC分配方式”（如GPS）或用同步物理層的主從方式。它支持基于網絡同步線路碼方式的時鐘分配，已廣泛地運用到同步TMD網中。

　　其特點是：使用以太網物理層；僅能分配同步頻率，不能分配同步時間；不會因網絡高層產生損傷而受到影響，同步質量好，可靠性高。

（2） 基于分組方式

　　該方式是指定時信息由分組承載，發送專門的時間戳消息，雙向傳送定時信息的方法可能是NTP或類似的協議。值得注意的是，雙向協議還能傳送時間信息。

　　其特點是：與物理層無關；能分配同步頻率和同步時間；會因電信網的損傷而受到影響，如分組延時抖動。

3 應用實例

3.1 Si5315芯片

　　在實際應用中，采用Silicon Labs公司生產的Si5315芯片。該芯片為一款抖動衰減時鐘倍頻芯片，采用8 kHz～644.53 MHz的雙時鐘輸入，并且產生2個獨立的倍頻時鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術，能夠產生任意比率的頻率合成以及在高速率下的去抖動。除支持SONET/SDH和以太網時鐘外，Si5315還可支持10G線路編碼率的同步以太網時鐘倍頻芯片。

　　具體應用實例如圖3所示。本地時鐘輸入62.5 MHz作為芯片的一路輸入，經過Si5315倍頻后輸出端口一路為125 MHz。將其信號引入以太網設備的CDR模塊（數據時鐘恢復模塊）作為參考時鐘。當數據進入CDR后恢復出一個接近62.5 MHz的時鐘，再次輸入Si5315，經過DPLL鎖相達到芯片認為符合要求的時鐘后，本地時鐘的輸入被屏蔽。當網絡中所有的設備都完成此項操作后，整個網絡的時鐘同步完成。在具體的應用中前級的數據時鐘往往抖動十分嚴重，經過Si5315芯片處理后，時鐘能恢復得很好，并且所有設備的時鐘都保持了一致性。

圖3 Si5315同步芯片應用實例

3.2 DP83640芯片

　　IEEE 1588的精密時鐘協議（PTP）能夠實現高精度的以太網時間同步，但是如果需要達到ns級的時鐘同步性能，僅僅通過軟件是很難實現的。因為在線路上接收PTP包之后，對它們進行處理的每一種器件都會增加同步誤差。DP83640通過在物理層以硬件加軟件的方式使得ns級的時鐘同步成為可能。