2.2 數字鎖定檢測原理

數字鎖定檢測的基本原理就是比較相位誤差和預先設定的鎖定檢測窗口TLock_Window，一旦相位誤差在連續N 個周期里均落在預先設定的檢測窗口以內，數字檢測電路就指示該鎖相環處于鎖定狀態；而在鎖定狀態下，一旦相位誤差超出所設定的檢測窗口，數字檢測電路就指示該鎖相環處于失鎖狀態。

圖3 是CDCE72010 器件數字鎖定檢測電路示意圖，當CDCE72010 處于鎖定狀態時，鎖定指示信號PLL_LOCK Output 輸出為高電平。其中，N 的取值可以是1、16、64 或256，鎖定檢測窗口可選范圍很寬，從1.5ns 到28.6ns（常溫條件下），可以滿足絕大多數應用場合的需求。

3 數字鎖定電路設計
由于數字鎖定檢測電路是通過分析鎖相環的相位誤差是否落在預設的鎖定檢測窗口范圍進行鎖定指示判斷，而鎖相環的應用場景復雜，實際應用中的電路設計差異性較大，相位誤差參數受鎖相環電路設計的影響較大，不恰當的電路設計和外圍器件選型可能產生較大的相位誤差并超出鎖相環芯片的最大鎖定檢測窗口。因此，需要根據特定鎖相環配置和外圍電路選擇合適的檢測窗口，或者根據檢測窗口要求設計合適的鎖相環環路參數和外圍電路。本節分析了影響鎖相環鎖定時相位誤差的關鍵參數，重點探討了如何可靠地設計數字鎖定指示電路。

3.1 電荷泵鎖相環電路鎖定狀態下的相位誤差分析

圖4 是基于CDCE72010 的電荷泵鎖相環電路漏電流模型，包括了無源濾波電路和本地壓控振蕩器
VCO 或VCXO。理想情況下鎖相環電路的相位誤差應為0，但由于元器件的非理想特性，存在以下幾種漏電流：電荷泵漏電流I1、濾波電路的電容C1、C2 和C3 引入的漏電流I2 和本地壓控振蕩器引入的漏電流I3，這些漏電流（I1 + I2 + I3）均將影響環路鎖定狀態下的相位誤差。

當鎖相環處于鎖定狀態時，設相位誤差為Δt，電荷泵輸出脈沖寬度為Δt 幅度為Icp 的電流，則在一個鑒相周期T 內在后級低通濾波電容上積累的電荷量為Q1=Δt• Icp。同時，在一個鑒相周期內，鎖相環電路的漏電流泄漏的電荷為Q2 = T• (I1+I2+I3)。鎖定狀態下的壓控電壓保持穩定，則經電荷泵補充的電荷Q1 應等于漏電流泄漏掉的電荷Q2，即：

其中， 為鎖相環電路的鑒相頻率。

圖4 CDCE72010 電路中影響相位誤差的漏電流模型

在圖4 所示的漏電流模型中， I1 是鎖相環芯片引入了，CDCE72010 的電荷泵漏電流指標是小于100nA，目前普通陶瓷電容的漏電流I2 也遠小于100nA，而壓控振蕩器的漏電流I3 則可以等效為流過壓控輸入端輸入阻抗的電流，不同規格的振蕩器，該指標差異較大，通常是達到uA 級別。因此，壓控振蕩器的等效輸入阻抗參數是影響鎖相環鎖定下相位誤差的關鍵來源。

在采用CDCE72010 的鎖相環電路中，通常采用電源電壓為3.3V 的壓控振蕩器VCO/VCXO，其鎖定
時的壓控電壓Vctrl 一般穩定在1.65V 附近。根據式（1），若忽略I1 和I2 漏電流，則在鎖定狀態下由VCO/VCXO 輸入阻抗引入的相位誤差為：

根據式子（2）可以看出，為了減小鎖定時的相位誤差，可以盡可能地提高鎖相環的鑒相頻率f PFD
、電荷泵電流Icp、以及壓控振蕩器的輸入阻抗Ri。