AD9822及其在面陣CCD系統中的應用
加入技術交流群
AD9822的初始化設置通過三線串行接口來實現，圖3為向內部寄存器寫數據的時序。圖中，SLOAD是移位寄存器使能端，SDATA向移位寄存器寫數據，SCLK為寫數據的時鐘，在設計中，頻率選為1O MHz。SDATA數據長度為2個字節，有效數據為12位。其中3位寄存器地址選通位，9位寄存器數據位。在2個字節的移位操作完畢之后，移位寄存器中的數據在SLOAD上升沿被送入并行鎖存寄存器中，即在SLOAD上升沿進行系統配置更新。頻率選為10 MHz。
AD9822的工作時序由CDS驅動時鐘和A／D轉換時鐘2部分組成。CDS驅動時鐘信號為CDSCLK1和CDSCLK2，二者均在下降沿處采集信號。 CDSCLK1為第一次采樣觸發信號，CDSCLK2為第二次采樣觸發信號。在ADCCLK下降沿處采樣經過CDS處理后的電平信號。圖4為在 ise10．1中的仿真波形，其中，R為對應CCD輸出視頻信號的時鐘，它和CCD輸出信號的時序關系如圖5所示。由仿真結果可以看出，設計能夠滿足對 CCD視頻信號進行相關雙采樣的要求。
4 結語
在此結合CCD成像器的特點詳細介紹了AD9822的性能特性以及其配置方法，作為高性能的CCD信號處理器，AD9822的內部結構完善，可編程參數配置靈活方便，其集成了CDS、PGA、ADC等電路，為系統設計帶來了方便。實驗證明，AD9822能較好地完成對高速面陣CCD信號的采集和轉換，滿足 CCD視頻處理的要求。
本文引用地址：http://cqxgywz.com/article/180038.htm
評論