例如，我們對100 ns的建立時間進行測量。假設波形生成器經過了編程，目的是不斷輸出50%占空比的方波，持續時間為200ns。標記最初被設定在波形生成器輸出的降沿開端處。生成器持續工作（執行許多個采樣和保持周期），而S/H電路對其輸出電壓求積分，以獲得一個穩定的DC值。之后，由DMM記錄該值，然后測試工程師將標記移至下一個位置，重復前面的周期，直到記錄完100 ns的數據為止。

圖6顯示了使用圖5所示測試裝置所得結果的波形圖。為了獲得建立時間誤差波形，對DC誤差進行補償，并對輸出進行輸入標準化。圖7顯示了所得結果。
圖 6 運算放大器輸入和輸出階躍波形


局限性與挑戰

需要時刻謹記的是，這里介紹的測試裝置存在一些局限性。如果有疑問，設計人員應始終使用下列方程式：

I = C_HOLD × dv/dt
使用該方程式時，應根據下列3個因素選擇初始C_HOLD的大小：
1、保持期間，OTA偏置電流會流入或者流出電容器，從而影響保持電壓的準確性。
2、由于電容器會因偏置電流而出現壓降，應根據測量應達到的誤差百分比選擇三角接線電壓。
3、增量時間為采樣電壓保持的時間，不能長于要測量的計劃建立時間。

例如，下列條件下C_HOLD不能小于50 pF：OTA偏置電流為0.5 µA；欲達到1-V_PP信號0.1%以下的誤差；要測量的時長為100 ns。

其他考慮因素

采樣時間的長短會極大影響測量結果。保持期間，采樣電容器電壓始終會偏離于預計DC值，因為OTA要求偏置電流。之后，電壓被再調節回到采樣期間的預計DC值。因此，讀取S/H電路輸出的DMM必需使用這種三角波形的平均值。圖8描述了這種現象。要想減小這種誤差，需最小化保持時間，并最大化電容器尺寸。記住，采樣電容器越大，充電電荷積分獲得穩定DC值所需的S/H周期（積分時間）也就越多。

圖 7 運算放大器標準化穩定誤差

圖 8 采樣電容器的充電漏泄