在圖6中環路帶寬為200 kH z其他條件不變，24. 05 s的時候， 鎖相環基本達到鎖定。進一步證明環路帶寬越寬鎖定時間越快， 但其濾波效果更差。

圖6 200 kH z時鎖定時間。

　　2. 3. 3 ADF4157輸出頻譜圖

　　采用此本振頻率時鐘方案， 系統整體性能也較為理想， PLL頻率合成器ADF4157產生的本振頻率經過頻譜分析儀測試頻率合成器輸出信號， 輸出信號頻率為2 482. 44 MH z， 信號功率為- 2. 5 dBm左右， 在40MH z的窄帶范圍內沒有明顯的雜散存在，滿足預失真系統上下變頻本振信號頻率要求， 經過調試匹配等優化措施輸出頻譜圖如圖7。

圖7 ADF4157輸出頻譜圖

　　2. 3. 4 時鐘板實物圖：

　　我們采用C adenceA llegro PCB Ed itor15. 5繪制出整個時鐘方案的PCB 圖， 時鐘板為4層板， 頂層和底層是信號層， 中間兩層是地層和電源層， 鑒于時鐘線的布線要求， 時鐘線應盡量短而粗， 采用差分走線， 保證信號完整性。經過合理布局， 繪制的PCB電路圖如圖8。

圖8 時鐘方案實際PCB圖。

　　3 結束語

　　鎖相式頻率合成器是現代在應用最廣泛的一種頻率合成器， 而分數數字鎖相頻率合成技術作為一種很有前途的鎖相頻率合成技術， 備受大家的關注， 本文介紹了基于FNPLL的ADF4157數字預失真系統本振頻率以及相應的時鐘方案設計， 確保預失真系統信號質量。ADF4157具有低的相位噪聲， 更高的頻率分辨率， 快速鎖定， 在參考輸入頻率不變情況下， 比一般單環NPLL具有更小的步進變化等特點， 對今后的設計類似功能的頻率合成器具有很高的參考價值。