圖5 CS5451A一幀數據輸出圖

　　4 中斷服務子程序的設計

　　CPU讀采樣數據是在中斷服務子程序中設計的，在中斷程序中讀走采樣值數據，并判斷通道號是否對應。軟件流程如圖6所示。

圖6 軟件流程圖

　　5 結論

　　本文利用CS5451A設計一個通用的多路數據采集系統，利用XILINX SPARTAN3E系列FPGA芯片實現異步FIFO和采樣數據串并轉換模塊的設計，CPU不用直接用SPI控制器接收CS5451A芯片輸出的串行格式的數據，只需要把ADC輸出的串行數據通過串并轉換模塊存入FIFO緩沖區，并產生一個中斷信號，在CPU的中斷子程序中讀出采樣數據。該方案已經在低壓繼電保護裝置中得到了應用，通過試驗本系統的數據采集精度可以達到0.2級。調試中發現，在進行PCB設計時，要注意以下幾點：

　　1）模擬部分電路（差分輸入以及參考電源部分）和數字部分（XIN、FSO、SDO、SCLK信號）應完全分開在不同的區域里。

　　2）良好的去耦對抑制CS5451A產生的噪聲很重要，去耦電容一般為0.1 μF，且放到電源輸入引腳盡可能近的地方，以達到良好的去耦效果。

　　3）如果系統要求工作在-40～+85℃的溫度范圍內，要求采樣精度達到0.2級，必須使用外部高精度的參考電源。