PCI總線智能GJB289A仿真卡設計 作者： 時間：2010-12-24 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> FPGA邏輯包括曼徹斯特編解碼單元、協議處理模塊、數據緩沖FIFO、寄存器控制等。邏輯框圖如圖1所示。發送數據時將已有的并行數據在系統的控制下，經過并／串轉換，轉換為并行的曼徹斯特編碼，依次以符合1553B協議的消息的方式發出。在BC或者RT模式下接收數據時，模擬收發器接收曼徹斯特Ⅱ編碼的串行數據，通過曼徹斯特解碼器實現同步時鐘的提取，同步頭檢出，數據檢出，曼徹斯特Ⅱ碼錯誤檢出，奇偶校驗，位／字計數以及數據的串／并轉換功能。 上一頁 1 2 3 4 下一頁
加入技術交流群
評論