微處理器和多處理器片上系統MPSOC設計的新紀元
加入技術交流群
圖 7: 硬件數據隊列機制
數據隊列對任務間的性能有一定的影響。如果數據隊列生產者和消費者速率高度一致，那么隊列長度可以比較短。如果隊列生產者或者消費者速率不同，那么需要設計深度隊列來彌補二者之間的失配。
由于處理器執行部件的隊列接口對商用處理器核而言具有極其重要的特性，因此更加深入地對接口機制進行一些探討是非常必要的。數據隊列接口通過如下TIE語法格式添加到Xtensa LX處理器中：
queue in|out
上面語法格式定義了數據隊列的名稱、寬度和隊列的方向。一個Xtensa LX處理器可以包含300多個隊列，每個隊列寬度可以高達1024位。設計人員可以采用數據隊列來對處理器性能進行折中，即在快速、窄帶處理器接口和慢速、寬帶接口之間進行折中以獲得系統高帶寬和高性能的目的。
圖8為TIE隊列和簡單的Designware FIFO隊列之間的連接，這種連接方式非常容易。TIE隊列的push 和 pop操作由FIFO的隊列空和隊列滿狀態信號進行門控，這樣可以使設計與Designware的 FIFO控制模式保持一致。
圖8：采用TIE隊列的Designware同步FIFO示意圖 （diag_n輸入驅動為高且almost_full、 half_full、almost_empty和 error輸出均未用）
TIE隊列可以和寄存器操作數、系統狀態或者存儲器接口那樣直接為TIE指令提供輸入和輸出操作數。下面的TIE語法格式建立了一條新的指令，該指令對輸入數據隊列中的數據進行累加，然后送給寄存器文件。
operation QACC {inout AR ACC} {in IQ1} {
assign ACC = ACC + IQ1;
}
圖9表示TIE隊列是如何像其它指令操作數那樣在Xtensa LX處理器中使用的。
圖9：TIE隊列作為指令操作數使用
Xtensa LX處理器本身包括一個兩項的數據緩沖器，用于緩沖系統設計人員定義的每個TIE隊列。每個隊列的兩項數據緩沖器所占用的面積大大小于一個加載/存儲處理單元。因此，TIE隊列接口所占的處理器面積是完全受到設計人員所控制的，并且可以按照需要增大或者減小。
數據流直達處理
數據端口和數據隊列與可配置處理器執行部件直接相連，這種互連允許處理器應用數據流直達技術進行處理，而那些應用在以前是為手工編寫的RTL代碼邏輯塊預留的。將數據隊列和輸出隊列接口與設計人員定義的執行部件相結合就可以建立一個在處理器內部由固件控制的處理模塊，該模塊可以從輸入數據隊列中讀取數據，對這些數據執行計算，然后按照流水線方式每完成一個“輸入－計算－輸出”周期就將計算結果輸出。圖10表示一個簡單的系統設計，該系統有兩個256位的輸入數據隊列，一個256位的輸出數據隊列和一個256位的加法器/多路器執行部件。盡管該處理器擴展是在固件模式下進行控制的，但是其操作可以將處理器的存儲器總線和加載/存儲單元旁路以便可以獲得同硬件一樣的處理速度。
圖10：通過在可配置處理器中增加數據流直達處理模式來將執行部件和多個隊列相結合
即使在處理器擴展中使用大量的硬件，但在定義時也只是僅僅寫如下四行TIE代碼而已：
queue InData1 256 in
queue InData2 256 in
queue OutData 256 out
operation QADD {} { in InData1, in InData2, in SumCtrl, out OutData} { assign OutData = SumCtrl ? (InData1 + InData2) : InData1; }
前三行代碼定義了一個256位的輸入隊列和一個256位的輸出隊列，第四行定義了一條新的處理器指令QADD，該指令執行256位的加法運算或者將256位的數據從輸入隊列送到輸出隊列。通過TIE語言定義的指令告訴Xtensa處理器產生器自動為處理器增加相應的硬件，同時為處理器軟件開發工具增添一條新指令。
用于多處理器片上系統MPSOC設計的處理器核
可配置處理器的出現使得片上系統SOC設計人員可以建立起一種嶄新的且非常靈活的硬件模塊構建方法。同傳統的固定指令集體系結構ISA處理器相比，可配置處理器通過添加用戶定制的執行功能部件、寄存器和寄存器堆以及專用通信接口能夠獲得很高的系統性能。
自從1971年第一個微處理器研制成功至今已經30多年，由于受固定處理器核的束縛，導致可配置處理器的發明無法實現。對于二十一世紀的片上系統SOC設計而言，這些制約因素已經不再存在，而且這些過時的約束也不再限制系統設計人員對處理器的使用。
評論