使用HART兼容性簡化模擬電流環路設計
加入技術交流群
圖4：HART消息頻譜。
由圖4可以看出，HART消息的一部分(尤其在較低頻率處)依然可以出現在A/D輸出數據中。也就是說，可以輕松更改數字濾波器設置，以便實現HART FSK采樣輸入速度和抑制之間的正確平衡。圖5顯示了系統性能，其測量值在4mA至20mA滿量程范圍內以百分比誤差表示，同時比較模擬濾波器(圖1)和SINC3數字濾波器(圖2)的系統速度。
圖5：SINC3濾波器與模擬濾波器。
模擬濾波器在硬件中固定，并具有固定的建立時間。對于系統輸入端的快速變化模擬信號而言，模擬濾波器輸出誤差由其較慢的建立時間決定。例如，如果系統輸入每40ms改變滿量程，則濾波器輸出不會建立至正確值1%以內。對于較慢的輸入信號而言，模擬濾波器輸出誤差由其抑制HART FSK信號低頻分量的能力決定。對于典型HART命令3消息而言，該誤差測量值約為4mA至20mA滿量程的0.09%。
此外，數字SINC3濾波器的建立時間是一個用戶設置的參數，濾波器輸出誤差是由于HART FSK調制對應的濾波器設置決定的。例如，400 Hz陷波的SINC3濾波器對應7.5ms建立時間，當傳輸HART命令3時，A/D上測得的擾動不足4mA至20mA滿量程的0.4%。在具有四個模擬輸入的系統中，SINC3濾波器在通道之間順序切換。同樣的400Hz陷波SIN3濾波器現在需要4×7.5= 30ms才能掃描全部四個通道。這便是四通道系統的曲線在30ms處均顯示出約為0.4%誤差的原因。
對于更精確的4mA至20mA輸入而言，SINC3濾波器可設為30ms建立時間，該設置對應100Hz陷波且將HART信號抑制在不足滿量程的0.1%。如果速度更為重要，則6ms建立時間(約500Hz陷波)的SINC3濾波器依然可以將HART通信信號抑制在4mA至20mA輸入的0.5%以下。此外，如果只要求速度且無需進行HART通信，則前文提及的AD7173能夠以每通道161μs的建立時間達到3 ksps的采樣速率。
傳統的模擬低通濾波器較容易理解，而某些情況下，每通道略為增加幾個元器件可在多通道系統中實現較好的模擬輸入性能。另一方面，Σ-Δ型ADC的集成數字SINC濾波器具有極大的靈活性，而這種靈活性是一路直到終端系統用戶都可提供的。數字解決方案所需硬件較少，并且若設置得當，則其在HART FSK信號濾波性能方面優于單通道系統中的模擬解決方案，而與最多四通道的系統相比具有接近或更佳的性能。
評論