1、直接由單片機/FPGA/DSP等數字器件產生。這種方式中，時鐘實際是由這些數字器件外接的晶振經過器件內部的倍頻電路或者鎖相環電路產生，由于數字器件對時鐘抖動并不敏感，故其內部產生的時鐘精度并不高，通常的抖動都有幾百ps至數ns，在ADC系統中，這種時鐘抖動往往會極大制約系統信噪比的提高；

2、由鎖相環系統產生，鎖相環系統自身是一個反饋系統，故在產生高頻信號上有自身的優勢：頻率飄移小、頻譜純度高。鎖相環的時鐘精度是由一系列器件：PLL、VCO、環路濾波器等共同決定的，只有整體設計全部達到要求，鎖相環才能實現高精度的時鐘輸出，這就對電路設計提出了很高要求，也會增加調試和維護的難度；

3、由專用時鐘芯片產生。專用時鐘芯片通常是把鎖相環、VCO、環路濾波等電路集中在一個芯片內，通過簡單的數字控制信號就可以產生各種不同頻率的時鐘信號。該器件既有數字電路的控制簡單，調試方便的特性，又有鎖相環電路高精度，低抖動的優點。

比較上述三種方案，本系統采用方案3.由于AD9216的時鐘輸入為80M的單端COMS電平時鐘，且一共需要三個這樣的時鐘，考慮到前面高速DA需要一個500M的LVPECL電平時鐘，故系統時鐘采用AD公司的ICS8430，該芯片結構如圖4.11所示：

4.3.2時鐘電路設計

ICS8430是一款集成高頻時鐘發生器，它具有非常低的相位噪聲，鎖相環部分的VCO片內頻率變化范圍為1.75G到2.25G，輸出部分擁有四路LVPECL時鐘扇出，并且輸出頻率范圍50Mhz~1.6Ghz可調；另外還有四路LVDS時鐘扇出，其輸出頻率范圍25Mhz~800Mhz可調，這四路LVDS時鐘扇出還可以根據用戶需要設置為八路CMOS時鐘扇出并且相位可調。下面為ICS8430設計方面的一些考慮：

（1）ICS8430的供電濾波設計

作為高速模擬電路，電源供應的穩定性關系到系統的噪聲性能。ICS8430提供獨立的電源以隔離內部鎖相環輸出產生高速的開關噪聲，VS、VS_LVPECL以及VCP必須單獨通過過孔連接到電源層，并且在每個電源腳上都要加入旁路電容，為了獲得最佳的時鐘抖動特性，電源需要相互隔離，一個10歐姆的電阻以及一個10uF和0.01uF的旁路電容構成了一個電源濾波電路，連接到每個電源腳上，10歐的電阻可以被磁珠所替代；

（2）ICS8430時鐘輸入接口

ICS8430可以靈活的選擇參考時鐘輸入形式，用戶可以選擇差分輸入同時也可以選擇單端時鐘作為PLL的參考時鐘輸入，輸入時鐘的頻率范圍為20M~250MHz.不論是差分時鐘還是單端時鐘都具備自偏置，容易實現交流耦合[7]。在本系統中將采用單端時鐘模式，在此種模式下的正弦波或方波形式的時鐘可以通過直流耦合或交流耦合方式輸入，在此選擇頻率20MHz的晶振作為時鐘參考源，在晶振兩端接并聯電容到地。

（3）時鐘輸出端接方法

ICS8430提供三種電平輸出形式：LVPECL、LVDS和CMOS.OUT3~OUT0是LVPECL電平的差分輸出時鐘；OUT7~OUT4是LVDS/CMOS電平的時鐘輸出，這些時鐘可以配置成差分輸出的LVDS電平或者單端的CMOS電平。

LVPECL時鐘的幅度范圍在400mV~960mV之間可設置，LVPECL輸出擁有專門的供電電源VS_LVPECL，因此和其他電源分開以避免引入噪聲，并且電源電壓可以選擇在2.5V~3.3V之間，以滿足用戶不同的需求，本系統選擇3.3V的電源電壓。

時鐘電路設計最終設計如圖4.12所示。