SPI4.2總線應用和調試
加入技術交流群
為保證不發生接收端FIFO隊列溢出等問題，盡量將接收端的MaxBurst1和MaxBurst2設置大一些， 只要小于FIFO入口總數就可以，而發送端MaxBurst1和MaxBurst2的 設置不要超過本端接收能力。
如果出現EOP(結束包)和SOP(起始包)錯誤或缺失，或者其他錯包(例如包長變短、幀校驗錯誤等)，但沒有DIP4 錯誤，該怎么辦?這類問題一般出現在FIFO隊列設置上，尤其是接收端的FIFO隊列可能溢出，從而丟失了某些數據塊，可以通過以下3種方法來檢測和解決：
① 通過查看接收端FIFO溢出標志來判斷FIFO隊列是否溢出;
② 通過調整接收端的MaxBurst1和MaxBurst2來防止FIFO隊列溢出;
③ 如果方法②的調整足夠大，還有此問題，可以查看對端是否收到反壓信號，以及對端的狀態等。
為了方便，通常將發送端的MaxBurst1和MaxBurst2設置為相同數值，將接收端的MaxBurst1和MaxBurst2也設置成相同數值。
結語
隨著處理器的速度越來越快，處理器集成的內核越來越多，處理器與外圍器件之間，處理器之間，以及外圍器件之間的連接速度逐漸成為制約平臺性能的瓶頸。許多芯片同時集成了多個總線接口，例如XLR732同時擁有SPI4.2、HT、以太網3種總線接口。SPI4.2總線在與其他總線的競爭中體現出了強大的生命力，希望本文所介紹的經驗對正在應用或計劃應用SPI4.2總線的同行有所幫助。
評論