久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 基于HMC704LP4的一種X波段跳頻源設計方案(二)

基于HMC704LP4的一種X波段跳頻源設計方案(二)

作者: 時間:2013-11-16 來源:網絡 收藏
間,進一步減小跳頻時間。利用SCLK上升沿將數據、寄存器地址、芯片地址碼依次通過SDI送給PLL內部的移位寄存器后,令SEN變為高電平將移位寄存器中的數據所存至相應鎖存器中,鎖相環進入相應頻率鎖定過程。跳頻時,改變頻點只用改變N整數寄存器和N小數寄存器即可。

  4 測試結果與結論

  采用Agilent頻譜儀N9030A和信號源分析儀E5052B分別對該的雜散、相噪和跳頻時間進行測試。相位噪聲測試曲線如圖3所示,測試頻率為10.47 GHz,相噪指標為-96dBc/Hz@1kHz;雜散測試如圖4、圖5所示,測試頻率為10.44 GHz,圖4為近端雜散、圖5為遠端雜散。雜散優于-70dBc.跳頻時間測試的是9.9 GHz到10.93 GHz的跳頻時間,約為36 μs.

  基于HMC704LP4的一種X波段跳頻源設計方案(二)

  基于HMC704LP4的一種X波段跳頻源設計方案(二)

  該高于指標要求,體積為60x40×19mm3,且性能穩定可靠。經驗證該設計方案可應用于同類型的頻率頻率源設計當中去,具有實際的指導意義。

濾波器相關文章:濾波器原理


濾波器相關文章:濾波器原理


分頻器相關文章:分頻器原理
鑒相器相關文章:鑒相器原理
鎖相環相關文章:鎖相環原理

上一頁 1 2 下一頁

評論


技術專區

關閉