4 數字部分

　　本次設計的核心地方是數字部分，系統的搭建是基于Altera公司的NiosII處理器。

　　電壓信號經過濾波處理，被傳送到A／D轉換器，經過A／D轉換得到數字信號，為數字部分對信號的識別處理作準備。根據所選用的色敏傳感器的工作原理，用 SOPC系統進行控制，對3路模擬電路信號進行同步的A／D轉換以增強系統準確性。在保證可靠性和精度的前提下，為降低系統成本，滿足對輸入數字信號倍數的要求，A／D轉換器選用8位串行輸出的ADC0809轉換器。采用NiosII軟核搭建的FPGA系統處理數字信號，主要經過以下操作：

　　①中值濾波，進一步去除干擾信號；

　　②查對數表，查數據所對應的對數值；

　　③求對數比，對分別采集到的2個數據求對數比，為判斷是哪種顏色提供依據；

　　④顯示顏色識別結果，亮不同的燈來表明所識別出來的不同顏色。

　　4．1 硬件設計

　　在FPGA芯片上搭建一個NiosII處理器系統，包括可配置的NiosII CPU軟核、與CPU相連接的片內設備和存儲器，以及與片外設備和存儲器相連的接口等。

　　NiosII處理器是Altera公司的第二代用戶可配置的通用32位RISC軟核微處理器，是Altera公司特有的基于通用FPGA架構的CPU軟核。NiosII系統是在。NiosII處理器基礎上添加片上(FPGA)設備、存儲器以及片外設備和存儲器接口所組成的系統。Ni-osII具有明顯的優勢：

　　①NiosII處理器具有靈活的外設配置和地址映射。由于NiosII處理器和片上設備及接口具有軟核特性，設計者可以為設計目標量身定做合適的 NiosII處理器系統，既可以增加CPU的功能，提高處理器的系統性能，也可以對不必要的處理器性能和外設進行剪裁，以滿足低成本的小型系統設計。另外，訪問存儲器和外設的軟件一般與地址分配無關。

　　②NiosII系統可以自動創建，Altera的SOPC Biulder設計工具使處理器的配置全自動完成，能自動產生并編程FPGA的硬件設計。系統的創建不需要設計者進行任何的底層原理圖和硬件描述語言(HDL)設計。

　　③NiosII處理器系統可以定制指令，從而增強系統的性能。

　　正是基于這些優點，本設計最終選用NiosII處理器系統來完成顏色信號的處理和識別。如圖4所示，NiosII處理器系統的片上系統包括NiosII CPU、片上RAM、定時器、ADC接口、Avalon總線、Avalon三態橋、PIO、JTAGUART等部分。另外，在片外擴展了Flash(用來存放程序和相應的數據)和SSRAM(相當于內存)。

　　具體器件的選擇如表2所列。