通信推出的JAV5001 PA，是采用標準CMOS工藝實現的。JAV5001整合了基帶和收發器。在3×3mm封裝內，它集成了功率調節、PA偏置、輸入和輸出匹配以及功率控制電路。JAV5001采用單電源供電。在W-CDMA調制時，其線性輸出功率可達28.0dBm。其增益范圍從5dB(低功率模式)到27dB(高功率模式)。達到2.5kV的人體模式(HBM) 防靜電(ESD)等級。其相鄰信道泄漏功率比(ACLR)的典型值是-40dBc(最大值是-38dBc)，偏置是±5MHz。在大功率模式，JAV5001的功率附加效率(PAE)是40%;在中 功率模式，JAV5001的PAE是28%。在 2400到2484MHz，其最大噪聲是 -150dBm/Hz;在RX頻段，噪聲是-147dBm/Hz;偏置是190MHz。 隨著數字電路能處理或支持的高頻功能越來越多，最大的障礙可能在于保持模擬性能。正如TowerJazz的市場營銷及業務拓展總監Ramesh Ramchandani指出的：“力促將數字和模擬功能真正集成于一個芯片內的IC設計人員發現，與單獨模擬芯片比，要想從數字/模擬集成芯片中獲得預期性能是越來越難了。許多工程師在發揮創造力以尋找能彌補模擬性能不理想的電路方案。但是，其中的一個缺點是這里面必須包含一個額外的電路，而且為得到同等性能，可能需要額外增加電容、電阻、電感等無源元件。”這一歷時數十年的困境仍“毫不妥協”：集成非常有必要，但不能以犧牲絲毫性能為代價。
加入技術交流群
評論