ARM7-VxWorKs的網絡化實時彩色分析虛擬儀器
加入技術交流群
1.2 FPGA模塊
FPGA模塊的作用是將數據采集系統采集到的數據轉移到4510B通信系統板中，具體采用的是Altera的ACEX系列的芯片EPlKl00。數據采集系統主要由3塊串行輸出的ADS7809構成，需要將數據線以及使能、中斷、時鐘等信號與FPGA相連。FPGA“串并轉換”A／D數據后，存儲在內部的雙口SRAM中，供4510B讀取。FPGA與4510B的通信是系統難點，以下詳細介紹。
ARM體系結構將存儲器看作是從零地址開始字節的線性組臺。從O字節到3字節放置第1個存儲的字數據，從第4個字節到第7個字節放置第2個存儲的字數據，依次排列。4510B可以根據設置的數據總線寬度自動把內部地址總線移位輸出到外部地址總線，因此FPGA與4510B互連時，不需要根據存儲器寬度來移位地址總線，即ADDR[0]總是接存儲器地址的最低位即可。4510B這一特點以及與FPGA的連接方法如圖3所示。
1.3基于VxWorks的TCP／IP數據封裝
45l0B的通信系統板可以實時完成把采集到數據進行TCP／IP協議封裝的功能，需要采用嵌入式操作系統。我們采用了VxWorks操作系統，屬于強實時系統。該系統提供支持ARM7TDMI內核的板級支持包以及TCP／IP工具包。下面是在4510B上配置VxWorks的方法。
首先要調試VxWorks在4510B上的BSP，其中eonfigh是一個重要的配置文件。該文件中最需要關注的一部分配置就是對存儲空間的配置。
#defineROM BASE ADRS 0x01000000 /*Flash起始點?*／
#defineROM TEXT ADRS 0x01000000 ／*ROM的開始地址*/
#define ROM SIZE 0x00100000 ／*VxWorks占用的
#define RAM LOW ADRS 0x00001000 */VxWorks~鏡像進入點*/
#define RAM HIGH ADRS 0x00100000 /*為ROM啟動的
RAM地址*/
相應的，在MAKEFILE文件中對內存的設置要與上面相同。
ROM_TEXT ADRS=01000000#ROM entry address
ROM WARM_ADRS=01000004#ROMwarmentry address
ROM SIZE=00100000#numberofbytes ofROM space
RAM_LOW ADRS=00001000#RAM text／data address(bootrom]
RAM_HIGH_ADRS=00100000#RAMtext／data address(bootrom)
在VxWorks系統中數據封裝的方法如下。
為了及時響應外部的數據讀取請求，4510B的軟件中采用中斷處理方式讀取FPGA中的A／D數據緩存。為了保障連續的采集和傳輸，對于這部分數據緩存采用“乒乓法”。待當前緩存區存滿時，從中斷處理程序中釋放一個二進制信號量給上傳任務，由上傳任務負責TCP數據封裝，并且數據存儲的指針切換到另一塊緩存區。VxWoks使用與BSD4.4 Socket兼容的TCP／IP網絡協議棧。目此，基于BSD4.4 UNIX Socket的網絡應用程序可以很方便的移植到VxWorks中來。對于VxWorks下的TCP／IP編程方法[3]這里不再詳述。
2 PG端軟件系統及實驗結果
由于采用了TCP／IP協議以及100M以太網的傳輸方案，符合國際標準，因此PC端軟件系統的開發非常方便，本課題采用了美國NI公司的Labwindows／CVI來開發，它是基于標準C語言的虛擬儀器開發工具，提供了包括按鈕、換檔開關、示波器等在內的大量人機界面函數一以及包括快速傅立葉變換、均方差計算、數字濾波等在內的信號處理函數，大大簡化了開發進程。在CSE808系統中，4510B通信系統板的IP地址為192.168.0198，作為TCP的Server端；主控PC的IP地址為192.168．0.188，作為TCP的Client端。圖4顯示的是測試得到的I一種CRT顯示器的亮度和兩個色度信號的瞬態波形。顯示器設置的刷新頻率是85Hz，CSE808系統的采集速率是通道16位并行20kHz。測試結果是三個通道的刷新頻群分別是84.9Hz、85.lHz、85.0Hz，證明系統工作正常。
3 結論
本論文設計制作了一種并行網絡化實時彩色分析虛擬儀器。為了實現高速測試系統互聯，本文采用了100M以太網和TCP／IP網絡通信協議。設計思想的新穎之處是在網絡通信層達到了資源共享，用通用的ARM7TDI內核的三星4510B通信系統板完成復雜的數據封裝等網絡通信工作，并且用VXWorks嵌入式操作系統增加系統的穩定性。
評論