久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于FPGA的基帶64×64數據分配矩陣設計方案

基于FPGA的基帶64×64數據分配矩陣設計方案

作者:蔣金冰 時間:2014-02-14 來源:摘自《電子發燒友》 收藏

  3.2.1 串口收發模塊設計

本文引用地址:http://cqxgywz.com/article/221565.htm

  串口收發模塊就是圖3中的uart_top模塊,主要負責串行數據的接收與發送,并將接收到的數據送入下一級。

  該模塊的功能已通過串口調試工具調試成功。該模塊由4個子模塊構成,分別為控制接收波特率的speed_rx模塊、控制發送波特率的speed_tx 模塊、數據接收模塊my_uart_rx、數據發送模塊my_uart_tx.

  接收、發送波特率的控制可以引用同一模塊的發送來實現。其模塊化框圖如圖4所示,當檢測到輸入信號 bps_start出現一個上升沿后,則該模塊通過計數來實現分頻,例如時鐘頻率為25 MHz,波特率為9 600,則計數周期的25 000 000/9 600≈2 604,該模塊部分代碼如下:

波特率產生模塊

  數據接收模塊的模塊化框圖如圖5所示,它是通過移位運算來接收串行數據,如檢測到rs232_rx 由高電平變為低電平則開始移位接收數據,每次接收3 B 的數據,將第二、第三個字節輸入下一級,若檢測到第一個字節為10101010(即16進制的AA),標志信號flag就將維持一個周期的高電平輸出,否則flag一直維持高電平,那么后級將無法鎖存第二、第三字節。部分代碼如下:

數據接收模塊

  數據發送模塊是用來返回接收數據讓上位機進行糾錯的,其模塊化框圖如圖6所示。如檢測到flag變為高電平時,鎖存輸入的兩個字節返回給上位機,部分代碼如下:

數據發送模塊

fpga相關文章:fpga是什么


晶振相關文章:晶振原理


評論


相關推薦

技術專區

關閉