采用了上述電路后，把CCD驅動器的電壓幅度降低了1/2,因此CCD 驅動器的功耗也會下降為原來的1/4。

然而由于R1 和C2 端接網絡的存在，會使得功耗會有所上升。但是和直接用驅動器進行驅動相比，功耗還是大幅度下降。3 實驗結果

為了實際驗證設計的電路，進行了電路板設計制作和測試。測試板的驅動器和共模扼流圈的電路布局如圖5所示，CCD驅動器為Intersil公司的EL7457，驅動器的供電為5V。

共模扼流圈采用TDK 公司的ACM4520-901-2P,CCD 采用75 pF 的電容模擬其負載情況。端接網絡R1和C2 的取值分別為100 Ω和47 pF.這樣通過共模扼流圈后的驅動信號電壓被放大為10 V.圖6所示為實測的CCD驅動波形，該波形是CCD的復位脈沖，其頻率為12.5 MHz,其占空比設計為12.5%,實際波形的占空比和設計值相符。直接采用驅動器10V供電驅動CCD時的電流為71 mA,功耗為710 mW;而采用該電路后，電流為39mA，功耗為195 mW,如表1所示?？梢姴捎霉材６罅魅篁寗悠鞯墓拇蠓认陆?。兩種情況下實測功耗都比理論值大，這是因為電路板有較長的走線，走線的寄生電容導致的功耗。

4 結論

本文主要對CCD驅動電路的特點和需求進行了深入分析。文中針對高速CCD驅動電路功耗大的問題，提出了基于共模扼流圈的高速低功耗驅動電路設計方案。該方案中所設計的電路通過共模扼流圈對電壓幅度進行放大，從而使得CCD 驅動器輸出電壓降低，這樣有效降低了功耗。由于共模扼流圈的差模電感很小，這樣可以避免和CCD 的容性負載產生諧振，可以驅動保證信號的質量。通過實際的電路板進行了測試，驅動波形可以滿足要求，且功耗大幅度降低，因此該方案可應用在高速CCD成像電路中。