混合集成電路的電磁兼容設計
加入技術交流群
如果要把EMI減到最小，就讓信號線盡量靠近與它構成的回流信號線，使回路面積盡可能小，以免發生輻射干擾。低電平信號通道不能靠近高電平信號通道和無濾波的電源線，對噪聲敏感的布線不要與大電流、高速開關線平行。如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等）應相互遠離，不要平行走線。信號間的串擾對相鄰平行走線的長度和走線間距極其敏感，所以盡量使高速信號線與其它平行信號線間距拉大且平行長度縮小。
導帶的電感與其長度和長度的對數成正比，與其寬度的對數成反比。因此，導帶要盡可能短，同一元件的各條地址線或數據線盡可能保持長度一致，作為電路輸入輸出的導線盡量避免相鄰平行，最好在之間加接地線，可有效抑制串擾。低速信號的布線密度可以相對大些，高速信號的布線密度應盡量小。
在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：盡量設計單獨的地線面，信號層安排與地層相鄰。不能使用時，必須在高頻或敏感電路的鄰近設置一根地線。分布在不同層上的信號線走向應相互垂直，這樣可以減少線間的電場和磁場耦合干擾；同一層上的信號線保持一定間距，最好用相應地線回路隔離，減少線間信號串擾。每一條高速信號線要限制在同一層上。信號線不要離基片邊緣太近，否則會引起特征阻抗變化，而且容易產生邊緣場，增加向外的輻射。
3.3.4 時鐘線路的布局
時鐘電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鐘信號輻射能量的頻譜可達160MHz。因此設計好時鐘電路是保證達到整個電路電磁兼容的關鍵。關于時鐘電路的布局，有以下注意事項：
（1）不要采用菊花鏈結構傳送時鐘信號，而應采用星型結構，即所有的時鐘負載直接與時鐘功率驅動器相互連接。
（2）所有連接晶振輸入/ 輸出端的導帶盡量短，以減少噪聲干擾及分布電容對晶振的影響。
（3）晶振電容地線應使用盡量寬而短的導帶連接至器件上；離晶振最近的數字地引腳，應盡量減少過孔。
4 結束語
本文詳細闡述了混合集成電路電磁干擾產生的原因，并結合混合集成電路的工藝特點提出了系統電磁兼容設計中應注意的問題和采取的具體措施，為提高混合集成電路的電磁兼容性奠定了基礎。
評論