騰華半導體公司的高端半導體設計服務分公司 Silicon Logic Engineering Inc. （SLE）宣布，已開發出用于 ASIC 或 FPGA 設計、可發放許可的 Interlaken 協議 IP 內核。  

　　SLE 的 Interlaken IP 內核具有可升級性，其早期版本可通過接口提供 10Gbps 至 60+Gbps 的帶寬。將來的版本將提供 120Gbps 以上的帶寬。憑借可升級性，Interlaken非常適合于未來的多代網絡交換機、路由器及存儲設備。通過將 SERDES 速度（3.125Gbps 至 6.375Gbps）與不同數量（1 至 24）的 SERDES 波道結合，即可實現可升級性。

　　SLE 的 Interlaken IP 內核經專門設計及測試，可與多種 ASIC 及 FPGA 技術輕松融合，可與大多數領先技術供應商提供的現成 SERDES 一同使用。使用供應商特定且技術成熟的 SERDES，能讓 SLE 客戶將 Interlaken IP 內核快速融入客戶選擇的技術中。

　　開放式 Interlaken 規范由 Cort  
ina Systems 及 思科系統共同編寫，以提供比先前協議更具擴展性的芯片至芯片接口協議。Interlaken 綜合通用 SPI4.2 及 XAUI 接口的優點，既具有 SPI4.2 的信道化及每個信道流量控制功能，還通過使用高速 SERDES 技術減少芯片 I/O 管腳的數量（類似于 XAUI）。