·PXI總線具有10MHz同步時鐘，可以作為多路數據獲取的同步時鐘。

　　如圖5所示，PXI背板上有一個非常精準的10MHz時鐘(誤差小于<100ppm)。10MHz時鐘源與每個槽位相連，在背板布線上也保證每個槽位距離時鐘源的布線長度嚴格一致。這樣可以實現槽間精準同步。

　　在HIRFL-CSR控制系統中的束流檢測中，要求在進行多路數據獲取時的時鐘節拍一致，不能有相位差。使用PXI總線上的10MHz同步時鐘可以做為多塊PXI數據采集卡的同步時鐘節拍。

　　·PXI總線的帶寬為133MB/s~512MB/s，遠遠大于VME總線的40MB/s帶寬。

　　在HIRFL-CSR控制系統中，每個數據采集子單元要同時對多路信號進行長時間高速采集。由于數據采集卡的板載緩存通常較小，要實現長時間數據采集必須要求系統總線帶寬足夠大。這樣才能保證數據的實時傳送。PXI總線基于PCI總線，總線帶寬為133MB/s~512MB，數倍于VME總線。這樣如果數據采集子單元選用PXI總線，在同等采樣速率和采樣深度情況下，可以連接更多的傳感器。這樣提高了系統密度，節省了硬件投資，增強了整個控制系統的性能。

　　·PXI總線數據采集產品種類多，產品性價比高。

　　PXI總線自1997年誕生以來，由于其具備性能先進性、開放性和低成本，越來越多的廠家宣布支持PXI總線。目前全世界已經有百余家PXI設備生產廠家提供上千種PXI數據采集產品。這樣用戶可以自由的選擇組合自己的PXI數據采集系統。PXI的硬件和軟件基于開發架構，因此和VME相應產品對比，用戶的軟硬件投資大大降低。

　　HIRFL-CSR對PXI硬件產品的需求

　　在HIRFL-CSR控制系統中，大量PXI數據采集子單元通過網絡構成一個大的數據獲取集群，完成對整個HIRFL-CSR的的數據獲取。為了滿足系統設計要求，對于PXI硬件平臺，HIRFL-CSR控制系統的設計者要求滿足如下要求：

　　·Pentium 4 以上的CPU處理能力，CPU功耗低，無風扇設計。

　　每個PXI數據獲取子單元需要進行高速數據采集與初步處理，并將數據通過網絡發送給後端服務器。這樣要求對于PXI每個數據獲取子單元具有很強的數據處理能力。CPU風扇是系統長期運行的不穩定因素，通常而言在惡劣環境下系統死機的原因大部分是由于CPU風扇停轉導致。為了保證每個數據獲取子單元長期可靠運行，要求控制器的CPU功耗低，僅靠散熱片就能滿足系統散熱要求。

　　·控制器具有千兆網。

　　為了保證數據傳輸的實時性，按照HIRFL-CSR控制系統的設計要求，PXI控制器必須具有千兆以太網口。每個數據獲取子單元通過千兆網與後端服務器相連，傳遞數據或響應指令。