(3) 動態功耗

　　動態功耗主要由電容充放電引起，如圖2所示，它與3個參數有關：節點電容、工作頻率和內核電壓，它們與功耗成正比例關系，如公式1所示，節點電容越大、工作頻率越高、內核電壓越大，其動態功耗也就越大。而在FPGA中動態功耗主要體現在存儲器、內部邏輯、時鐘、I/O消耗的功耗，如圖2所示，在一般的設計中，動態功耗占據了整個系統功耗的90%以上，是主導性的功耗，所以降低動態功耗是降低整個系統功耗的關鍵因素。

圖2 動態功耗的組成

　　(4) 降低功耗帶來的好處

　　我們一直強調低功耗，但是功耗的增加到底會給我們帶來哪些不利因素呢?或者說降低功耗會給我們帶來哪些好處呢?

　　低功耗的器件可以實現更低成本的電源供電系統，電源成本0.5~1美元/瓦，另外更簡單的電源系統意味著更少的元件和更小的PCB面積，同樣可以降低成本。

　　可以更少的熱問題，更小的功耗引起的結溫更小，因此可以防止熱失控，可以少用或不用散熱器，例如：散熱風扇、散熱片等。

　　更高的系統可靠性，降低功耗可以降低結溫，而結溫的降低可以提高系統的可靠性，另外較小的風扇或不使用風扇可以降低EMI。

　　延上器件的使用壽命，器件的工作溫度每降低10℃使用壽命延長一倍。

　　所以對于FPGA而言，降低功耗的根本在于直接提高了整個系統的性能和質量，并減少了體積，降低了成本，對我們的產品有著非常大地促進作用。

　　(5)如何降低FPGA功耗

　　我們知道FPGA主要的功耗是由靜態功耗和動態功耗組成，降低FPGA的功耗就是降低靜態功耗和動態功耗。而靜態功耗除了與工藝有關外，與溫度也有很大的關系，一方面需要半導體公司采用先進的低功耗工藝來設計芯片，降低泄漏電流，對于我們來說可以選擇一個低功耗的器件，另一方面可以通過降低溫度、結構化的設計來降低靜態功耗;而動態功耗與節點電容、內核電壓、工作頻率有關，所以同樣選擇一款節點電容小、內核電壓低的器件由為重要，并在實際設計過程中，在滿足功能、性能的前提下盡可能降低工作頻率，所以降低功耗可以通過圖3所示的幾種方式進行。

圖3 降低功耗的方法