久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 優化布局布線技術

優化布局布線技術 文章 最新資訊

優化布局布線技術提升硅片利用率

  • 優化布局布線技術提升硅片利用率  自動布局布線(APR)是目前普遍采用的芯片后端設計方法。工程師使用EDA工具環境,快速、自動地完成邏輯門的放置和門間電路的連接。但正是這種方法的自動性導致了半隨機的門布局,使得芯片設計的硅片利用率在40% ~ 50%,在門與門之間,有很多硅片面積并未被有效使用。同時,半隨機門布局不能保證門與門之間的緊湊性,因此也會造成門間電路的連接長度過長,帶來不必要的線路功率消耗。  語音分組芯片供應商Octasic公司采用了特殊的優化布局布線(OPR)方法,對APR的結果進行調配,生
  • 關鍵字: 優化布局布線技術  
共1條 1/1 1

優化布局布線技術介紹

您好,目前還沒有人創建詞條優化布局布線技術!
歡迎您創建該詞條,闡述對優化布局布線技術的理解,并與今后在此搜索優化布局布線技術的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473