- 在數字通信系統中，同步技術是非常重要的，而位同步是最基本的同步。位同步時鐘信號不僅用于監測輸入碼元信號，確保收發同步，而且在獲取幀同步及對接收的數字碼元進行各種處理的過程中也為系統提供了一個基準
- 關鍵字：
FPGA DPLL 位同步時鐘
- 本文比較了兩種常用位同步提取電路的優缺點，在此基礎上提出了一種基于CPLD/FPGA、用于數字通信系統的新型快速位同步方案。此方案借助Altera的設計工具設計了位同步提取電路，并利用FPGA予以實現，同時給出了該電路的仿真試驗波形圖。
- 關鍵字：
位同步時鐘 方案
位同步時鐘介紹
您好，目前還沒有人創建詞條位同步時鐘!
歡迎您創建該詞條，闡述對位同步時鐘的理解，并與今后在此搜索位同步時鐘的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
