久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 將芯

將芯 文章 最新資訊

45納米:演繹芯片產業辯證法

  •   當業內人士和用戶在為英特爾和AMD將芯片產業帶入多核時代而歡呼雀躍的時候,孰不知芯片產業和芯片產業的“圣經”摩爾定律正在遭受芯片發展史上最嚴峻的挑戰和考驗。   眾所周知,自1970年發明MOS工藝及1973年推出CMOS工藝以來,至今還沒有發現可替代它的工藝,足見CMOS工藝的經濟合理性。因此,至今硅基材料的應用仍在繼續延伸。然而,在晶體管工藝制造中采用二氧化硅作為柵極材料,實質上已逼近極限。如65納米工藝時,二氧化硅柵極的厚度已降低至1.2納米,約5個硅原子層厚度,如果再繼續縮小,將導致漏電及功
  • 關鍵字: 嵌入式系統  單片機  英特爾  AMD  將芯  MCU和嵌入式微處理器  
共1條 1/1 1

將芯介紹

您好,目前還沒有人創建詞條將芯!
歡迎您創建該詞條,闡述對將芯的理解,并與今后在此搜索將芯的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473