- 為解決單片FPGA無法滿足復雜SoC原型驗證所需邏輯資源的問題，設計了一種可層疊組合式超大規模SoC驗證系統。該系統采用了模塊化設計，通過互補連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經本系統驗證的地面數字電視多媒體廣播基帶調制芯片(BHDTMBT1006)已成功流片。
- 關鍵字：
FPGA SoC 層疊 組合式
- 介紹了一種不增加A/D轉換單元電路板面積卻能加倍擴展模擬輸入通道數量的創新設計方法―IC(集成電路)層疊并聯。相關技術獲中國國家專利。本文給出了以MCS-51和ADC0804接口為典型的硬件、軟件設計實例。
- 關鍵字：
轉換器 層疊 并聯
層疊介紹
您好，目前還沒有人創建詞條層疊!
歡迎您創建該詞條，闡述對層疊的理解，并與今后在此搜索層疊的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
