實驗16：扭環形計數器

• 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握扭環形計數器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個右移扭環形計數器。實驗原理將移位寄存器的輸出非q0連接到觸發器q3的輸入，這樣就構成了一個扭環形計數器。初始化復位時，給q0一個初值0000，則在循環過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環形計數器程序清單tw
• 關鍵字： 扭環形計數器  FPGA  Lattice Diamond  Verilog HDL