- 由于目前大部分的數字電路中，要求時序控制時間已達到 psec 的范圍。因此，在這些系統中，各種組件相互鏈接的導體不應再只被看作是一根簡單的導線，而應將視之為呈現了高頻效應的傳輸線。如果這些傳輸線沒有經
- 關鍵字：
數字電路設計 串音分析 高速
- 假設設計的某個時鐘驅動了大量觸發器，以至它們的峰值開關動作超過設計的總體功率預算。我們不希望測試邏輯去改變任何時鐘，相反我們將設計分割成N個模塊，各模塊具有自己的掃描啟動引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數量和組成需要仔細選取，以便任何單個模塊(包括具有大部分觸發器的模塊)的觸發器開關速率不超過總功率預算。從這方面講，可以認為分割將功率預算硬連(hardwire)進了設計。
- 關鍵字：
ATPG 數字電路設計 SoC DFT
數字電路設計介紹
您好，目前還沒有人創建詞條數字電路設計!
歡迎您創建該詞條，闡述對數字電路設計的理解，并與今后在此搜索數字電路設計的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
