- 針對X光安檢機系統控制信號傳輸中采用傳統串行通信方式所存在的問題，提出一種利用數字鎖相環技術實現串行數據時鐘提取的硬件解決方案。該設計基于FPGA進行開發，并針對安檢機中串行控制數據傳輸的數字鎖相環進行研究，設計了適用于FPGA的串行時鐘提取系統，最終采用Verilog語言實現。該設計經過安檢機系統的硬件平臺實際測試，最終經過Signal TapⅡ讀取實時數據進行驗證，可以論證該方案的時鐘捕捉周期短，捕捉精度也滿足安檢機系統要求，從而實現了安檢機系統數字控制信號的單線路傳輸，有效地提高傳輸的可靠性。
- 關鍵字：
設計 實現 提取 時鐘 控制 信號 安檢 時鐘提取
時鐘提取介紹
您好，目前還沒有人創建詞條時鐘提取!
歡迎您創建該詞條，闡述對時鐘提取的理解，并與今后在此搜索時鐘提取的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
