久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 環路延遲估計

環路延遲估計 文章 最新資訊

數字基帶預失真系統中環路延遲估計的FPGA實現

  • 基于FPGA芯片Stratix II EP2S60F672C4設計實現了數字基帶預失真系統中的環路延遲估計模塊。該模塊運用了一種環路延遲估計新方法，易于FPGA實現。同時，在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時序仿真結果和SignalTaps II的硬件調試結果驗證了模塊的有效性。
  • 關鍵字： 數字基帶預失真系統  環路延遲估計  FPGA  
共1條 1/1 1

環路延遲估計介紹

您好，目前還沒有人創建詞條環路延遲估計!
歡迎您創建該詞條，闡述對環路延遲估計的理解，并與今后在此搜索環路延遲估計的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473