久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現場可編程門陣列(fpga)

現場可編程門陣列(fpga) 文章 最新資訊

C語言平臺　縮短SoC前期設計時間

  • 　　在設計上能減少結構探索時間的C語言平臺，在結構上如何以新思考突破? 　　以往半導體業者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項晶片重要規格，依此找出最適合該晶片的結構，這種方式最大缺點是作業時間非常冗長。然而，C語言平臺的設計方式則是，利用軟體模擬分析檢討晶片結構，以往FPGA平臺的樣品，大約需要半年左右的結構探索時間，如果採用C語言平臺的設計方式，只需要花費約2周~1個月的時間。 　　目前開發最快的是日本沖電氣，以
  • 關鍵字： 嵌入式系統  單片機  C語言  SoC  FPGA  MCU和嵌入式微處理器  

用現場可編程門陣列實現的頻率計

  • 　　1 引言 　　數字頻率計是通信設備、音、視頻等科研生產領域不可缺少的測量儀器。采用Verilog HDL編程設計實現的數字頻率計，除被測信號的整形部分、鍵輸入部分和數碼顯示部分外，其余全部在一片FPGA芯片上實現。整個系統非常精簡，且具有靈活的現場可更改性。 　　相比傳統的電路系統設計方法，EDA技術采用VHDL語言描述電路系統，包括電路的結構、行為方式、邏輯功能及接口。Verilog HDL具有多層次描述系統硬件功能的能力，支持自頂向下的設計特點。設計者可不必了解硬件結構。從系統設計入手，在頂層
  • 關鍵字： 嵌入式系統  單片機  現場可編程門陣列  頻率計  MCU和嵌入式微處理器  

FPGA在語音存儲與回放系統中的應用

  • 　　1 引言 　　隨著數字信號處理器、超大規模集成電路的高速發展，語音記錄技術已從模擬錄音階段過渡到數字錄音階段。在數字化錄音技術中，壓縮后的語音數據有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數字化處理，即實現語音的存儲與回放。 　　2 系統總體結構 　　數字化語音存儲與回放系統的基本工作原理是將模擬語音信號通過模數轉換器(A/D)轉換成數字信號
  • 關鍵字： 嵌入式系統  單片機  FPGA  語音存儲  MCU和嵌入式微處理器  

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現

  • 　　64 Kbit/s的A律或μ律的對數壓擴PCM編碼在大容量的光纖通信系統和數字微波系統中已得到廣泛應用，但由于占用較大的傳輸帶寬和具有復雜的成幀結構，PCM編碼不適合無線語音系統的應用。連續可變斜率增量(Continuously Variable Slope Delta，CVSD)調制以其較低的應用難度、成本和編碼速率，較好的語音質量廣泛應用于戰術通信網、衛星通信、藍牙等無線語音傳輸領域。近年來FPGA不斷發展演化，并在構架方面針對DSP應用有了顯著增強。這些增強使得FPGA能夠支持各領域的眾多復雜D
  • 關鍵字： 嵌入式系統  單片機  FPGA  CVSD  語音編解碼器  MCU和嵌入式微處理器  

基于FPGA的32Kbit/s CVSD語音編解碼器的實現

  • 筆者結合FPGA的靈活性、強大的數字信號處理能力、較短的開發周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
  • 關鍵字： FPGA  CVSD  Kbit  32    

采用AVR單片機對FPGA進行配置

  •     Altera公司的ACEX、FLEX等系列的FPGA芯片應用廣泛，但其FPGA基于SRAM結構，決定電路邏輯功能的編程數據存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數據裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，FPGA上電后主動將配置數據從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，FPGA為從屬器件，由相應的控制電路或微處理器控制配置過程，包括通過下載
  • 關鍵字： 單片機  FPGA  MCU和嵌入式微處理器  

FPGA的堆疊封裝，欲革背板與SoC的命

  • 　　FPGA最基本的應用是橋接。隨著FPGA的門數不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯性和高速運算方向發展。未來，FPGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。 　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進行不停地改進，未來將出現革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術，那么FPGA平臺可能就會成為一個標準的、虛擬的SoC（Virtual SoC）的
  • 關鍵字： FPGA  SoC  MCU和嵌入式微處理器  

基于FPGA的計算機防視頻信息泄漏系統設計

  • 　　假如顯示終端為數字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經過數字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當一幀圖像接收完畢時，內部數據處理電路同時激發各像素點對應的微鏡運動，完成一幀圖像的顯示。DMD顯示器峰值數字驅動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
  • 關鍵字： 嵌入式系統  單片機  FPGA  視頻信息  MCU和嵌入式微處理器  

嵌入式系統中從串配置FPGA的實現

  • 　　本文主要論述在ARM嵌入式系統中如何實現FPGA從串配置的方法，將系統程序及配置數據存儲在系統Flash中，利用ARM的通用I/O口產生配置時序，省去專用的配置PROM。 　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，FPGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現方法。實踐證明，該方法在成本、體積、靈活性上均具有優勢
  • 關鍵字： 嵌入式系統  單片機  嵌入式  FPGA  MCU和嵌入式微處理器  

基于FPGA的TDI－CCD時序電路的設計

  • 文中較為詳細地介紹了TDI-CCD的結構和工作原理，并根據工程項目所使用的IL－E2 TDI-CCD的特性，設計了一種基于現場可編程門陣列 (FPGA) 的TDI-CCD時序電路
  • 關鍵字： FPGA  CCD  TDI  時序電路    

在嵌入式系統中用FPGA進行開發的幾個發展方向

  •     顧名思義，嵌入式系統指的是嵌入到系統內部的計算機系統，是面向特定應用設計的專用計算機系統。     早期的嵌入式系統一般是以通用處理器或單片機為核心，在外圍電路中加入存儲器、功率驅動器、通信接口、顯示接口、人機輸入接口等外圍接口，再加上應用軟件，有些還加上了嵌入式操作系統，從而構成完整的系統。 　　隨著微電子技術的進步，SoC已經在很多應用中取代了傳統的以單片機為中心的架構，將很多外設和存儲器集成在一個芯片中，使系統的
  • 關鍵字： 嵌入式系統  FPGA  MCU和嵌入式微處理器  

FPGA助力高端存儲器接口設計

  • 高性能系統設計師在滿足關鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設計則是一項艱巨挑戰。雙倍數據速率SDRAM和4倍數據速率SDRAM都采用源同步接口來把數據和時鐘(或選通脈沖)由發射器傳送到接收器。接收器接口內部利用時鐘來鎖存數據，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設計師帶來了必須解決的新挑戰。  關鍵問題之一就是如何滿足各種讀取數據捕捉需求以實現高速接口。隨著數據有效窗越來越小，該問題也益發重要；同時，更具挑戰性的問題是，如何讓接收到的時鐘與數據中
  • 關鍵字： FPGA  存儲器  接口  模擬IC  

FPGA助力高端存儲器接口設計

  • 　　高性能系統設計師在滿足關鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設計則是一項艱巨挑戰。雙倍數據速率SDRAM和4倍數據速率SDRAM都采用源同步接口來把數據和時鐘(或選通脈沖)由發射器傳送到接收器。接收器接口內部利用時鐘來鎖存數據，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設計師帶來了必須解決的新挑戰。 　　關鍵問題之一就是如何滿足各種讀取數據捕捉需求以實現高速接口。隨著數據有效窗越來越小，該問題也益發重要;同時，更具挑戰性的問題是，如何讓接收到的時鐘與數據中心
  • 關鍵字： 嵌入式系統  單片機  FPGA  存儲器  接口  存儲器  

用FPGA實現數據遠距離的高精度傳輸

  • 　　1 意義 　　簡單的多機間數據通信在我們的設計中很普遍，一般情況下數據傳輸距離很短，不會超過百十m，因此僅采用雙絞線加RS232或RS485標準就可以有效傳輸。但有時多機之間的距離也會很遠，如我們所設計的一個氣象項目，就要求子站遍布在基站1km范圍內。因此在考慮成本、不增加很多設備的前提下，有效防止噪聲干擾，保證子站與基站的數據高精確傳輸就很重要。 　　 　　通常多機短距通信中，可以在收發端加入奇校驗、累加和校驗等出錯就重發的防噪聲措施;但以上措施都只能檢錯，不能糾錯，也就是說傳輸過程
  • 關鍵字： 嵌入式系統  單片機  FPGA  數據  傳輸  MCU和嵌入式微處理器  

基于FPGA的RFID系統解碼模塊設計

  • 　　RFID技術(radio frequency identification)是一種非接觸式智能識別技術，它通過射頻信號自動識別目標對象并獲得相關信息。整個識別過程無需人工介入，可同時識別多個對象并可以識別高速運動的物體，操作簡單，廣泛應用在車輛自動識別系統、物流管理與監控、倉庫管理、門禁系統以及軍事等領域。 　　RFID系統由三部分組成：讀頭、天線和電子標簽，如圖1所示。 　　 　　其中讀頭是整個系統的核心部分，控制整個識別過程中與標簽之間的通信，并提供與后臺計算機的接口。天線用來發送
  • 關鍵字： 嵌入式系統  單片機  FPGA  RFID  系統解碼  RF  IF  
共6486條 408/433 |‹ « 406 407 408 409 410 411 412 413 414 415 » ›|

現場可編程門陣列(fpga)介紹

您好，目前還沒有人創建詞條現場可編程門陣列(fpga)!
歡迎您創建該詞條，闡述對現場可編程門陣列(fpga)的理解，并與今后在此搜索現場可編程門陣列(fpga)的朋友們分享。    創建詞條

熱門主題

關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473