現場可編程門陣列 文章 最新資訊
基于現場可編程門陣列的數控延時器的設計
- l 引言 利用硬件描述語言結合可編程邏輯器件(PLD)可以極大地方便數字集成電路的設計，本文介紹一種利用VHDL硬件描述語言結合現場可編程門陣列(FPGA)設計的數控延時器，延時器在時鐘clk的作用下，從8位數據線輸入延時量，到LATCH高電平時鎖存數據，可以實現對觸發脈沖TRIG的任意量的延時。由于延時范圍不同，設計所用到的FPGA的資源也不同，本文詳細介紹最大延時量小于觸發脈沖周期的情況。該延時器的軟件編程和調試均在MuxplusⅡ環境下完成，系統設計選用Altera公司的EPFl0K30A
- 關鍵字： VHDL 現場可編程門陣列
用現場可編程門陣列實現的頻率計
- 1 引言 數字頻率計是通信設備、音、視頻等科研生產領域不可缺少的測量儀器。采用Verilog HDL編程設計實現的數字頻率計，除被測信號的整形部分、鍵輸入部分和數碼顯示部分外，其余全部在一片FPGA芯片上實現。整個系統非常精簡，且具有靈活的現場可更改性。 相比傳統的電路系統設計方法，EDA技術采用VHDL語言描述電路系統，包括電路的結構、行為方式、邏輯功能及接口。Verilog HDL具有多層次描述系統硬件功能的能力，支持自頂向下的設計特點。設計者可不必了解硬件結構。從系統設計入手，在頂層
- 關鍵字： 嵌入式系統 單片機 現場可編程門陣列 頻率計 MCU和嵌入式微處理器
基于DSP＋FPGA嵌入式結構的便攜數字存儲示波表設計
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字： 便攜式數字存儲示波表 數字信號處理器 現場可編程門陣列 嵌入式設計
用單片機實現SRAM工藝FPGA的加密應用
- 摘要：首先對采用SRAM工藝的FPGA的保密性和加密方法進行原理分析，然后提出一種實用的采用單片機產生長偽隨機碼實現加密的方法，并詳細介紹具體的電路和程序。 關鍵詞：靜態隨機存儲器（SRAM） 現場可編程門陣列（FPGA） 加密 在現代電子系統設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監視配置的位數據流，進行克隆
- 關鍵字： 靜態隨機存儲器（SRAM） 現場可編程門陣列（FPGA） 加密 MCU和嵌入式微處理器
現場可編程門陣列介紹
FPGA是英文Field－Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 [ 查看詳細 ]
現場可編程門陣列資料下載
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473