- 本文探討了如何使用相移時延技術來對主/從(Master/Slave)配置的多個DC/DC降壓穩壓器進行同步。
引言
在大多數需要通過單一輸入源調節多路輸出電壓的步降電源轉換應用中，開關穩壓器會在向FPGA、DSP和微處理器提供負載點(POL)電源時，施加高輸入均方根(RMS)電流和噪聲。為解決此問題，設計工程師通常會采用高輸入濾波(但有附加成本)，以減輕傳導型電磁干擾(EMI)和/或輻射型電磁干擾，同時對較高的系統I2R功率損耗加以控制。
在使用音頻放大器的系統中，設計工程師必須克服
- 關鍵字：
DC/DC 相移時延
相移時延介紹
您好，目前還沒有人創建詞條相移時延!
歡迎您創建該詞條，闡述對相移時延的理解，并與今后在此搜索相移時延的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
