- 摘 要：系統控制協處理器是MIPS體系結構CPU中必需的一個單元模塊。它最主要的功能就是利用一系列特權寄存器記錄當前CPU所處的狀態，負責異常/中斷處理，提供指令正常執行所需的環境。本文論述了一個實現MIPS 4Kc指令集CPU中系統控制協處理器的設計，包括對特權寄存器寫操作的實現，精確異常處理機制和全定制后端物理設計。關鍵詞：系統控制協處理器；精確異常處理；流水線；全定制
MIPS體系結構中的系統控制協處理器簡稱CP0，它提供指令正常執行所需的環境，進
- 關鍵字：
嵌入式系統 單片機 系統控制協處理器 精確異常處理 流水線 嵌入式
精確異常處理介紹
您好，目前還沒有人創建詞條精確異常處理!
歡迎您創建該詞條，闡述對精確異常處理的理解，并與今后在此搜索精確異常處理的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
