- 隨著SOC(系統芯片)設計任務復雜度的提高,功能驗證已成為系統設計中最大的瓶頸。對于百萬門級的SOC芯片,每次投片的NRE是巨大的,預計,在未來兩年,驗證在設計中所占的比重將達到50%以上。由于SOC系統普遍涉及實時環境下的應用,現有的仿真工具不可能解決所有的功能驗證問題,有必要利用FPGA在接近實時的條件下進行軟硬件協同驗證。基于多片FPGA實現的驗證往往面臨系統分割的挑戰。盲目的、缺少優化的系統分割,不僅很可能在綜合、分割、板上實現出現多次反復,浪費大量的時間,而且也難以保證FPGA驗證結果與ASIC
- 關鍵字：
系統芯片FPGA協同驗證
系統芯片fpga協同驗證介紹
您好，目前還沒有人創建詞條系統芯片fpga協同驗證!
歡迎您創建該詞條，闡述對系統芯片fpga協同驗證的理解，并與今后在此搜索系統芯片fpga協同驗證的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
