久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 襯底偏置效應

襯底偏置效應 文章 最新資訊

一種用于超高速ADC的輸入信號緩沖器設計

  • 提出一種基于TSMC40LP工藝的輸入信號緩沖器,用于12 bit 4 GSPS ADC的緩沖器設計。本緩沖器采用開環源隨器結構,由于工藝角和溫度變化,開環結構的緩沖器的輸出共模將會漂移,導致比較器的輸入共模發生漂移,使得比較器的比較結果發生錯誤。采用Replica共模反饋的方式為主緩沖器提供共模,實現緩沖器的輸出共模的穩定,避免比較器因為共模變化而工作不正常。為了達到線性度的要求,通過疊層源隨器和電容,將輸入信號耦合到源隨器的漏端,避免了短溝道器件的溝調效應。源隨器采用深N阱器件,消除了襯底偏置效應。本
  • 關鍵字: 緩沖器  溝道調制效應  襯底偏置效應  線性度  201806  
共1條 1/1 1

襯底偏置效應介紹

您好,目前還沒有人創建詞條襯底偏置效應!
歡迎您創建該詞條,闡述對襯底偏置效應的理解,并與今后在此搜索襯底偏置效應的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473