- 高速電路設計的工程師都知道，在進行高速電路設計時，對傳輸線的阻抗有明確的要求，給板廠發生產文件（Gerber）時也會一而再，再而三的告訴他們要控制好阻抗。比如下圖所示在PCB中定義每一層的阻抗要求。阻抗不連續會導致信號完整性的問題，比如信號反射、非單調、抖動增大、誤碼增多等等。還有可能增大能量輻射造成EMI的問題，也會減少器件的壽命等等。不僅僅是PCB，還有連接器、線纜、芯片設計也一樣有明確的阻抗要求。既然在設計的時候有定義阻抗，那么就需要測量生產出來的產品，檢查其是否能滿足阻抗的要求。一般使用采樣示波器
- 關鍵字：
高速電路設計 電路設計 TDR
- 編者注：拋磚引玉：在高速電路設計中，我們常常關注的是芯片的驅動能力、PCB介質的介電常數、介質損耗角、連接器、線纜等等，其實導體（銅）的表面粗糙度的影響也很大，特別是當信號的速率越來越高的時候。所以在高速電路設計中，每一個與電路相關的因素都很重要。在高速電路設計中，鏈路中的每一個參數都有可能導致傳遞的信號出問題。今天就和大家分享一個平常大家不太注意的參數。先回顧下在中學的時候，咱們學習的一個概念，趨膚效應：當信號的頻率較越來越高時，信號都會趨向于導體的表面傳遞。這樣就會導致信號流過導體的相對有效面積變小，
- 關鍵字：
高速電路設計
- 為了解決高速電路設計中的時序及信號完整性問題，結合PADS軟件的主要功能特點，以及高速電路設計的注意事項，以Hi3511模塊為例，介紹了使用PADS對布局
- 關鍵字：
電子技術 高速電路設計 EDA設計
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質量,如果在要求的時間內,信號能不失真地從源端傳送到接收端,我們就稱該信號是完整的。2.傳輸線（Transmission Line）：由兩個具有一定長度的導體組成回路的連接線,我們稱之為傳輸線,有時也被稱為延遲線。3.集總電路（Lumped circuit）：在一般的電路分析中,電路的所有參數,如阻抗、容抗、感抗都集中于空間的各個點上,各個元件上,各點之間的信號是瞬間傳遞的,這種理想化的電路模型稱為集總電路。4.分布式系統(Dist
- 關鍵字：
高速電路設計 信號完整性
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質量，如果在要求的時
間內，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的。
2.傳輸線（Transmission Line）：由兩個具有一定長度的導體組成回路的連接線，我們
稱之為傳輸線，有時也被稱為延遲線。
3.集總電路（Lumped circuit）：在一般的電路分析中，電路的所有參數，如阻抗、容
抗、感抗都集中于空間的各個點上，各個元件上，各點之間的信號是瞬間傳遞的，這種
理想化的電路模型稱
- 關鍵字：
高速電路設計 信號完整性
高速電路設計介紹
您好，目前還沒有人創建詞條高速電路設計!
歡迎您創建該詞條，闡述對高速電路設計的理解，并與今后在此搜索高速電路設計的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
