- 本文設計了一個可用于12 bit，20 MS／s流水線ADC中的采樣／保持電路。該電路使用CSMC公司的0.5μm CMOS工藝庫，在20 MS／s采樣頻率下，當輸入信號的頻率為9.8193 MHz時，SFDR為76 dB，精度達0.012％，完全滿足12 bit要求。本文運用增益增強型折疊式運算放大器，以獲得較高的增益和帶寬。同時采用柵壓自舉開關，并通過對電路中的開關組合優化，極大的提高了電路的線性性能；采用全差分結構、底極板采樣來消除電荷注入和時鐘饋通。該采樣保持電路能夠直接應用于高速高精度模／數轉換
- 關鍵字：
保持 電路 設計 采樣 ADC bit 流水線 適用于
- 電路的功能很多電路都要求把頻率準確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發生變化，也能獲得跟蹤主振
- 關鍵字：
PLL 10 IC的 鎖相環
- 電路的功能本電路是在有OP放大器的電橋電路中連接熱敏電阻獲得與溫度變化成正比的輸出電壓，溫度測量范圍：-50°C~+150°C。電路工作原理給電橋加上穩定的+5V基準電壓后，熱敏電阻上就會有恒定的電流流過，在橋路的另
- 關鍵字：
3600 PPM 10 MV
- 電路的功能半導體CI溫度傳感器可獲得與溫度變化成線性關系的輸出，無須使用線性關系的輸出，無須使用線性化電路，但不能作為高溫傳感器使用。由于誤差較大，在實用中需作改進。本電路是一種測量設備內部溫度，并有溫
- 關鍵字：
10 MV 線性 電壓
- 電路的功能以電壓形式長距離傳輸模擬信號時，信號源電阻或電纜的直流電阻會引起電壓衰減，信號接收端的輸入電阻越低，電壓衰減越大。為了提高傳輸精度，可采用電流環路――一種恒定電流輸出電路，把電壓變成電流信號
- 關鍵字：
10 20 MA 轉換成
- 電路的功能雙線傳輸的4~40MA模擬信號電流，若要單純地轉換成電壓，只用一個250歐的電阻就可轉換成1~5V的電壓。本電路用在高噪聲電路中可起到隔離作用，它把電流轉換成0~10KHZ的頻率，然后可廉價的光耦合器輸出，如再
- 關鍵字：
KHZ 20 10 MA
- 電路的功能視頻放大器大多選用差動輸入/差動輸出的UA733。本電路是電流差動式的寬帶放大器，高頻性能好，轉換速度為60V/US，GB積為300MHZ，可在IC外部設定工作條件。本電路也可用分立元件來代替，很容易獲得10MHZ的帶
- 關鍵字：
MHZ 20 10 DB
- 電路的功能當用OP放大器進行高倍數AC放大時，若改變反饋電路的分壓比，使放大倍數改變，頻率特性也會大幅度地改變。本電路設有40、20、20、10DB增益固定的放大器，通過繼電器選用這些放大器，可使最大增益達90DB。本
- 關鍵字：
DB 10 40 90
- 引言
ADSlllO是精密的連續自校準A／D轉換器，帶有差分輸入和高達16位的分辨率。片內可編程的增益放大器PGA提供高達8倍的增益，并且允許以高分辨率對較小的信號進行測量。1 ADSll10芯片結構及工作原理
1．1 ADS
- 關鍵字：
ADSll 10 自校準 模數轉換器
- 1功率因數和無功功率補償的基本概念
1.1功率因數:電網中的電氣設備和電動機、變壓器等屬于既有電感又有電阻的電感性負載,電感性負載的電壓和電流的相量間存在著一個相位差,相位角的余弦COSφ即是功率因數,它是有
- 關鍵字：
10 kV 配電網 補償
- 本白皮書介紹向100G 接口過渡的關鍵推動力量，以及怎樣利用FPGA 特有的功能來實現這一高速接口。數據中心以及核心網系統中新出現的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統和其他協議的基礎設備。Stratix IV
- 關鍵字：
Gbps 100 40 10
- 0 引言
模數轉換器是現代數字通信系統中十分重要的單元。與模擬信號相比，數字信號具有便于存儲、轉移、保真度和可靠性高等優點。但是因為人們所處的世界是連續的模擬環境，其中所有(物理、化學、生物等)信號
- 關鍵字：
MsPs bit ADC 10
- 如果一個實驗室使用多臺頻率計數器、頻譜分析儀和其他與頻率相關的測試設備，則給實驗室提供一個標準頻率是非常有意義的。與其花時間去校準所有儀器的振蕩器或購置昂貴的高精度振蕩器，倒不如使用圖1所示的電路，即
- 關鍵字：
MHz 10 頻率源 分配放大器
- 0 引 言
溫濕度的測量在倉儲管理、生產制造、氣象觀測、工農業生產、科學研究以及日常生活中被廣泛應用，傳統的模擬式濕度傳感器一般都要設計信號調理電路并需要經過復雜的校準和標定過程，因此測量精度難以保證
- 關鍵字：
SHT 10 便攜式 數顯
- 為適應目前無線通信領域對高速A／D轉換器的要求，采用在Cadence Spectre環境下進行仿真驗證的方法，對高速A／D前端采樣保持電路進行了研究。提出的高速采樣保持電路(SH)采用SiGe BiCMOS工藝設計，該工藝提供了0．35μm的CMOS和46 GHz fT的SiGe HBT。基于BiCMOS開關射極跟隨器(SEF)的SH，旨在比二極管橋SH消耗更少的電流和面積。在SH核心，電源電壓3．3 V，功耗44 mW。在相干采樣模式下，時鐘頻率為800 MHz時，其無雜波動態范圍(SFDR)為一52．
- 關鍵字：
Msps bit 800 高速采樣
10-bit介紹
您好，目前還沒有人創建詞條10-bit!
歡迎您創建該詞條，闡述對10-bit的理解，并與今后在此搜索10-bit的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
