- Synopsys宣布意法半導體在其90nm和65nm 的ASIC設計流程中，應用Design Compiler拓樸繪圖技術，縮短了整個設計時間。意法半導體在其ASIC方法集中應用Design Compiler拓樸繪圖技術，從而消除了設計的反復(Iteration)，實現了內部設計團隊和外部客戶整個設計環節工作的順暢。 在ASIC模式下，設計能否按計劃完成，在很多程度上取決于設計收斂完成前，網表在客戶與ASIC供應商間反復時間的縮短。Design Compil
- 關鍵字：
ASIC設計 Compiler拓樸繪圖技術 Design ST Synopsys 單片機 嵌入式系統 EDA IC設計
compiler拓樸繪圖技術介紹
您好，目前還沒有人創建詞條compiler拓樸繪圖技術!
歡迎您創建該詞條，闡述對compiler拓樸繪圖技術的理解，并與今后在此搜索compiler拓樸繪圖技術的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
