久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> pll時鐘處理器

pll時鐘處理器 文章 最新資訊

級聯型PLL時鐘處理器對系統定時影響最小

  • 電子設計應用2004年第9期伴隨著通信市場的飛速發展,用于時鐘分配的復雜樹狀結構得到了廣泛的運用。為了給許多被時鐘分配及其他設計用來傳送數據(通過眾多具有數字時域精度的不同功能設計組合單元)的節點饋送信號,時鐘樹是必需的。由于需要采用大量的時鐘來對系統中的多個節點進行定時,因此,在嚴格且非常精確和受限的窗口時間內生成這些定時時鐘也就成了當務之急。目前,這些窗口是以皮秒為單位來測量的。隨著必須對其饋送信號的節點數量的增加以及必須將時鐘放入其中的定時窗口的迅速減少,設計師必須了解用于完成這些時鐘信號的生成、倍
  • 關鍵字: PLL時鐘處理器  
共1條 1/1 1

pll時鐘處理器介紹

您好,目前還沒有人創建詞條pll時鐘處理器!
歡迎您創建該詞條,闡述對pll時鐘處理器的理解,并與今后在此搜索pll時鐘處理器的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473