- 卷積碼是一種重要的信道糾錯編碼方式,其糾錯性能通常優于分組碼,目前（2,1,6）卷積碼已廣泛應用于無線通信系統中,Viterbi譯碼算法能最大限度地發揮卷積碼的糾錯性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設計方法,并利用Verilog HDL硬件描述語言完成編譯碼器的FPGA實現。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調試。
- 關鍵字：
卷積碼 Viterbi譯碼 邏輯分析儀
viterbi譯碼介紹
接收到的符號首先經過解調器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱為硬
判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。
我們選擇似然概率( m P RC)的對數作為似然函數。容易看出，硬判決的最大似然譯碼
實際上是尋找與接收序列Hamming距離最小的編碼序列。對于網格圖描述Viterbi 算法，整個
Viterbi 譯碼算法可以簡單概括為“相加－比較－保留 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
