摘 要： 為了支持多媒體業務的傳輸，第三代移動通信WCDMA系統采用了獨特的編碼復接方案，同時也加大了系統復雜度，并引入了較長的處理時延。速率適配算法是業務復用方案的核心算法。本文具體提出了在FPGA中進行模塊合并、產生鑿孔圖樣進行比特積攢搬移的實現方案，縮短了處理延時，大大提高了系統的處理能力。關鍵詞：編碼復接；速率適配；FPGA；鑿孔圖樣；保留比特搬移引言隨著因特網爆炸性的增長以及各種無線業務需求的增加，傳統的無線通信網已經越來越無法適應人們的需要。因此，以大容量、高數據率和承載多媒體業務為目的的
關鍵字：
FPGA 保留比特搬移 編碼復接 速率適配 鑿孔圖樣
平臺FPGA的興起隨著Virtex系列在片上系統（SoC）應用中的廣泛應用,賽靈思（Xilinx）公司引入了平臺FPGA（Platform FPGA）的概念。作為領先的可編程邏輯供應商，賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計算處理的多功能器件，幫助業界涉足并確立了基于FPGA的SoC設計方法。通過實現大量基于FPGA的RISC處理器和處理器內核，賽靈思在這方面已經證實了自己的實力。最早的例子是于1991年實現Philip Freidin的RISC4005/R16 FPGA處理器。Vi
關鍵字：
FPGA Xilinx
摘 要： 本文介紹了用FPGA實現的FIR算法，并對這種算法應用于汽車動態稱重儀表中的結果做了分析。實踐證明此算法用于動態稱重具有良好的效果。關鍵詞： FPGA；FIR；動態稱重引言車輛在動態稱重時，作用在平臺上的力除真實軸重外，還有許多因素產生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅動力等，給動態稱重實現高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數則不能過大，否則將產生過大的延遲導致不能實現實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消
關鍵字：
FIR FPGA 動態稱重
日前(4月7日～8日)在甫結束的日本2004年英特爾IDF論壇中，英特爾首度展示了480Mbps的UWB無線傳輸，打破該公司在去年實現的252Mbps紀錄。據日經BP社消息，英特爾是采用FPGA設計LSI收發器，這代表著可以使用CMOS技術，以低成本生無線USB收發器，無線傳輸技術是多頻帶OFDM（版本0.8），所用頻率3GHz～5GHz，使用3個528MHz的頻帶
關鍵字：
英特爾 FPGA Wisair
半導體器件定標(scaling)在量上的不斷進展蘊育著系統級芯片(SoC)器件在設計和結構上質的深刻變化。IC器件定標可以加強功率效率、增加帶寬和顯著改進功能集成性，而要挖掘出硅的全部性能潛力，還須在設計復雜性管理和改進設計可重用性方面做同樣的努力。代表ITRS對半導體定標的一致觀點的一個簡易技術模型示出了芯片設計上一系列重大變化。較高層次的可編程性可以緩解經濟上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結構體系中發揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實現的
關鍵字：
SoC SoC ASIC
摘要：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。關鍵詞：全數字鎖相環；DPLL；FSK；FPGA 引言鎖相環(PLL)技術在眾多領域得到了廣泛的應用。如信號處理，調制解調，時鐘同步，倍頻，頻率綜合等都應用到了鎖相環技術。傳統的鎖相環由模擬電路實現，而全數字鎖相環(DPLL)與傳統的模擬電路實現的PLL相比，具有精度高且不受溫度和電壓影響，環路
關鍵字：
DPLL FPGA FSK 全數字鎖相環
賽普拉斯半導體(Cypress Semiconductor)公司的子公司賽普拉斯微系統有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發環境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點擊”系統設計能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設備和應用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調試器
關鍵字：
賽普拉斯 SoC ASIC
來自美國加州弗雷蒙特市的消息--日月光測試有限公司（納斯達克股票代碼：ASTSF）業界最大的獨立半導體測試服務供應商定購了22臺科利登的SoC 測試系統，包括多臺高性能的Octet，用于計算機芯片組和圖形器件的高量產生產測試。日月光之所以選用該系統是基于其成熟的成本效益高的系統性能和測試能力，可以滿足下一代器件技術，如高速總線系統，不斷增長的對測試系統測試容量和范圍的要求。日月光美國、歐洲兼日本區總裁Tien Wu說：“科利登的SoC測試系統提供給我們客戶可持續的產品面市和成本優勢。Octet與科利登Qu
關鍵字：
科利登 SoC ASIC
2003年，Wim Roelandts 成為董事會主席。Bernie Vonderschmitt 離職：公司的最后一個創始人為我們留下了寶貴的財富。
關鍵字：
賽靈思 FPGA
2003年，推出 Spartan-3 系列產品。世界上首款 90nm FPGA 也是世界上成本最低的 FPGA。Spartan-3 技術讓我們領先競爭者一大步，并使我們處于領先高級半導體制造商的地位。
關鍵字：
賽靈思 FPGA Spartan-3
全球領先的跨國高科技公司安捷倫科技(NYSE: A)與北京大學微電子學研究院（IMEPKU）今天共同宣布成立北京大學—安捷倫科技SOC測試教育中心和北京大學—安捷倫科技SOC測試工程中心。北京大學—安捷倫科技SOC測試教育中心是華北地區首家SOC測試教育中心，將加速北京大學乃至中國半導體測試技術的研究和發展。同時，北京大學—安捷倫科技SOC測試教育和工程中心也將與業界開展廣泛的合作，致力于推動中國半導體產業的發展。這項合作是知名高校與跨國高科技企業合作的成功典范，對國家“十五”發展計劃提供進一步的有力支持
關鍵字：
安捷倫 SoC ASIC
2003年，賽靈思完成了主要擴展，并且宣布將歐洲總部設在都柏林。
關鍵字：
賽靈思 FPGA
摘要：對照一般通用FIFO的外部控制線，以及視頻服務器應用的具體要求，設計完成用CPLD和外部SRAM構成的大容量、廉價、高速FIFO，除了可以滿足視頻服務器碼流緩沖的需要外，也可以作為一個通用的大容量FIFO。關鍵詞：視頻服務器、碼流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
關鍵字：
視頻服務器、碼流平滑、FPGA/CPLD、FIFO 存儲器
摘要:本設計以Winbond公司的W78E58單片機為系統的控制核心,采用最新的FPGA設計技術，并應用Averlogic公司的大容量圖像存儲FIFO使采樣控制模塊和顯示控制模塊相對獨立，從而使本儀器具有很高的集成化程度、很強的設計靈活性。同時，由于FPGA的大容量允許采用較復雜的數據處理，從而大大提高了診斷儀的成像質量。關鍵詞 B超 反射法 FPGA FIFO前言改革開放以來，全國人民生活水平日益提高，健康越來越受到人們的高度重視。眼睛是心靈的窗戶，眼睛的健康對人們來說更是重要。眼病的
關鍵字：
B超 FIFO FPGA 反射法 設備診斷類
引言便攜式、小型的儀表和設備是一個非常重要的應用領域，在未來一段時間內會有比較大的市場。而FPGA等現場可編程器件也是正在興起與普及的一種器件，把FPGA更好地運用到上述儀表和設備中，可以減少這些儀器、設備的開發周期，大幅度提升這些儀器的性能，減少總成本和體積等。在許多應用場合，如大型設備中的板卡，比較適合采用標準的FPGA編程電路。但是對于便攜式設備的應用場合，采用標準電路聯系FPGA與CPU需要消耗的資源太多。許多DSP芯片只有2個通用I/O引腳，所以如果能只使用1~2個引腳就完成FPGA編程功能，意
關鍵字：
FPGA
asic-to-fpga介紹
您好，目前還沒有人創建詞條asic-to-fpga!
歡迎您創建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473