久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

基于CPCI體系的高性能監(jiān)測測向處理平臺研究

  • 摘要：提出一種新的高速并行采樣技術(shù)架構(gòu)以及基于可編程芯片技術(shù)和支持靈活配置的并行處理嵌入式硬件...
  • 關(guān)鍵字： CPCI  DSP  FPGA  Cyclone  

基于FPGA的電網(wǎng)實時數(shù)據(jù)采集與控制

  • 為了消除FFT頻譜泄漏和柵欄效應，提高諧波分析精度，文中給出了用高速A／D采集IPcore來實現(xiàn)電網(wǎng)數(shù)據(jù)實時采集的設計方法，同時采用數(shù)字鎖相倍頻同步方法進行了誤差修正。其中全數(shù)字鎖相倍頻電路和A／D采集控制電路均采用VHDL語言和可編程邏輯器件設計實現(xiàn)，并用quartusII軟件進行了仿真。
  • 關(guān)鍵字： FPGA  電網(wǎng)實時  數(shù)據(jù)采集    

FPGA DCM時鐘管理單元簡介及原理

  • FPGA DCM時鐘管理單元簡介及原理,DCM概述
    DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對時鐘偏移量的調(diào)節(jié)是通過長的延時線形成的。DCM的參數(shù)里有一個PHASESHIFT（相移）,可以從0變到255。所以我們可以假設內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應該有256根延
  • 關(guān)鍵字： 簡介  原理  單元  管理  DCM  時鐘  FPGA  

FPGA和單片機的串行通信接口設計

  • FPGA和單片機的串行通信接口設計,摘要：本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232協(xié)議，具有較強的通用性和推廣價值。1 前言
    現(xiàn)場可編程邏輯器件（F
  • 關(guān)鍵字： 接口  設計  通信  串行  單片機  FPGA  

FPGA設計的SPI自動發(fā)送模塊技術(shù)

  • FPGA設計的SPI自動發(fā)送模塊技術(shù),一、摘要：
    SPI 接口應用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設計簡單的SPI 發(fā)送模塊。本文介紹一種基于
  • 關(guān)鍵字： 模塊  技術(shù)  發(fā)送  自動  設計  SPI  FPGA  

一種基于FPGA的數(shù)字復接系統(tǒng)的設計與實現(xiàn)

基于FPGA及模擬電路的模擬信號波形的實現(xiàn)

  • 1引言波形發(fā)生器已經(jīng)廣泛的應用在通信、控制、測量等各個領(lǐng)域，如鋸齒波、正弦波、方波等波形常用...
  • 關(guān)鍵字： FPGA  模擬電路  模擬波形  示波器  FLEX10  

FPGA電路設計: 如何應對電源相關(guān)問題的挑戰(zhàn)

  • 引言在設計可編程門陣列(FPGA)電路時，必須極端重視電源問題，從而使最終產(chǎn)品能在所有可能的條件下無...
  • 關(guān)鍵字： FPGA  電路設計  電源  

基于Fution模數(shù)混合FPGA芯片的心電儀片上系統(tǒng)開發(fā)

  • 利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片，設計了一款低功耗片上的心電監(jiān)護儀采集顯示系統(tǒng)。結(jié)合Fusion系列的FPGA芯片的各種資源，實現(xiàn)了心電采集預處理模塊、數(shù)據(jù)的處理和顯示模塊的系統(tǒng)集成，完整地形成了片上系統(tǒng)。
  • 關(guān)鍵字： 心電  系統(tǒng)  開發(fā)  芯片  FPGA  Fution  模數(shù)  混合  基于  數(shù)字信號  

一種基于Petri網(wǎng)的并行控制器的VHDL實現(xiàn)

  • 摘要：Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具，本文使用硬件描述語言VHDL實現(xiàn)了基于Petri網(wǎng)的并行控制器...
  • 關(guān)鍵字： VHDL  FPGA  Petri  并行控制器  

基于Fusion FPGA芯片的心電儀片上系統(tǒng)開發(fā)

  • 摘要：利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片，設計了一款低功耗片上的心電監(jiān)護...
  • 關(guān)鍵字： FPGA  Fusion  Actel  低功耗  

基于Spartan-6 FPGA的SP605開發(fā)板解決文案

  • 基于Spartan-6 FPGA的SP605開發(fā)板解決文案,Spartan-6 FPGA是目標設計平臺,提供集成的軟件和硬件,有利于設計集中力量進行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
  • 關(guān)鍵字： 解決  文案  開發(fā)  SP605  Spartan-6  FPGA  基于  

基于28nn Stratix V FPGA的100GbE線路卡設計技術(shù)

  • 基于28nn Stratix V FPGA的100GbE線路卡設計技術(shù),28nm Stratix V FPGA包括增強的核架構(gòu),高達28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲器接口, Stratix V GX/GS/E 器
  • 關(guān)鍵字： 線路  設計  技術(shù)  100GbE  FPGA  28nn  Stratix  基于  

一種基于FPGA和單片機的頻率監(jiān)測系統(tǒng)設計

  • O．引言本系統(tǒng)利用單片機和FPGA有效的結(jié)合起來共同實現(xiàn)等精度頻率測量和IDDS技術(shù)，發(fā)揮各自的優(yōu)點，使設...
  • 關(guān)鍵字： FPGA  單片機  頻率監(jiān)測  

基于改進型二步索引算法OSD電路的FPGA

  • 引言OSD(onscreendisplay)，即在屏顯示系統(tǒng)，是實現(xiàn)人機界面交互的基礎，在視頻處理SOC中作為重要功...
  • 關(guān)鍵字： OSD  FPGA  二步索引算法  視頻處理  
共7213條 354/481 |‹ « 352 353 354 355 356 357 358 359 360 361 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473