fpga soc 文章最新資訊

什么是FPGA、SOC、SOPC、DSP？

FPGAFPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定
關(guān)鍵字： FPGA SOPC DSP SOC

FPGA設(shè)計(jì)者的五項(xiàng)基本功

記得《佟林傳》里，佟林練的基本功是“繞大樹(shù)、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。在我看來(lái)，成為一名說(shuō)得過(guò)去的FPGA設(shè)計(jì)者，需要練好5項(xiàng)基本功：仿真、綜合、時(shí)序分析、調(diào)試
關(guān)鍵字： FPGA

TI擴(kuò)展新興云無(wú)線接入網(wǎng)絡(luò)應(yīng)用

　　日前，德州儀器 (TI) 宣布擴(kuò)展其面向新興云無(wú)線接入網(wǎng)絡(luò) (C-RAN) 應(yīng)用與網(wǎng)絡(luò)服務(wù)器開(kāi)發(fā)人員的KeyStone 多核架構(gòu)，確保其市場(chǎng)領(lǐng)先基站片上系統(tǒng) (SoC) 解決方案繼續(xù)在無(wú)線產(chǎn)業(yè)中保持領(lǐng)先地位。具體而言，TI 正在為新興 C-RAN 基站模式擴(kuò)展 KeyStone 架構(gòu)，其可為制造商開(kāi)發(fā)極高性能的低功耗 C-RAN 基站群集創(chuàng)建支持極大容量的器件池。群集基站功能可集中處理容量，減少現(xiàn)場(chǎng)設(shè)備數(shù)量，為運(yùn)營(yíng)商降低運(yùn)營(yíng)成本提供一個(gè)創(chuàng)新方案。TI 通過(guò)擴(kuò)展 KeyStone 架構(gòu)，可為 C-RAN
關(guān)鍵字： TI SoC 云無(wú)線接入網(wǎng)絡(luò)

淺析智能傳感器SOC的設(shè)計(jì)原理與方法

1、引言智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù)，是涉及微機(jī)械和微電子技術(shù)、計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號(hào)處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、
關(guān)鍵字：原理方法設(shè)計(jì) SOC 智能傳感器淺析

基于FPGA增量式編碼器的接口設(shè)計(jì)與實(shí)現(xiàn)

摘要光電增量式編碼器，又稱光電角位置傳感器，是電氣傳動(dòng)系統(tǒng)中用來(lái)測(cè)量電動(dòng)機(jī)轉(zhuǎn)速和轉(zhuǎn)子位置的核心部件。分析了光電編碼器4倍頻原理，提出了一種基于可縞程邏輯器件FPGA對(duì)光電增量式編碼器輸出信號(hào)4倍頻、鑒相、計(jì)
關(guān)鍵字： FPGA 增量式編碼器接口設(shè)計(jì)

基于FPGA的行間轉(zhuǎn)移面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)

1、引言電荷耦合器件（CCD）是一種光電轉(zhuǎn)換式圖像傳感器，它將圖像信號(hào)直接轉(zhuǎn)換成電信號(hào)。由于CCD具有集成度高、低功耗、低噪聲、測(cè)量精度高、壽命長(zhǎng)等諸多優(yōu)點(diǎn)，因此在精密測(cè)量、非接觸無(wú)損檢測(cè)、文件掃描與航空遙感
關(guān)鍵字： FPGA CCD 轉(zhuǎn)移面陣

基于SmartFusion的FPGA程序在線升級(jí)方案

本文主要介紹一個(gè)基于SmartFusion更新FPGA程序的IAP在線升級(jí)應(yīng)用方案。在傳輸距離可靠的情況下，通過(guò)UART、SPI或者M(jìn)AC將用戶板和PC機(jī)連接即可實(shí)現(xiàn)遠(yuǎn)程升級(jí)，無(wú)需采用FlashPro3等下載器下載程序，也無(wú)需手動(dòng)復(fù)位，一切工作均可由串口和上位機(jī)自動(dòng)完成。如圖1所示，IAP在線升級(jí)SmartFusion的FPGA程序主要有以下三種方式。UART、SPI以及MAC。
關(guān)鍵字： FPGA SmartFusion IAP 201111

聯(lián)發(fā)科技論文連續(xù)9年入選ISSCC

　　聯(lián)發(fā)科宣布今年已連續(xù) 9 年入選IEEE國(guó)際固態(tài)電路研討會(huì)(IEEE International Solid-State Circuit Conference，簡(jiǎn)稱ISSCC)論文，無(wú)論連續(xù)入選，還是論文發(fā)表數(shù)量都在臺(tái)灣名列第一，今年其共有 2 篇論文入選，預(yù)計(jì)明年2/19-2/23號(hào)在美國(guó)舊金山研討會(huì)中發(fā)表。　　IEEE國(guó)際固態(tài)電路研討會(huì)(ISSCC)為全球IC設(shè)計(jì)領(lǐng)域論文發(fā)表最高指針，號(hào)稱國(guó)際電機(jī)電子學(xué)界的“集成電路的奧林匹克”。　　聯(lián)發(fā)科表示，公司持續(xù)投入研發(fā)創(chuàng)新
關(guān)鍵字：聯(lián)發(fā)科技 SoC

基于ARM與FPGA的可重構(gòu)設(shè)計(jì)

可重構(gòu)技術(shù)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu)，利用硬件復(fù)用原理，本文設(shè)計(jì)的可重構(gòu)控制器采用ARM核微控制器作為主控制器，以F
關(guān)鍵字： FPGA ARM 可重構(gòu)設(shè)計(jì)

Altera繼推出其28nm系列后續(xù)發(fā)售Arria V FPGA

　　Altera公司(NASDAQ: ALTR)宣布，開(kāi)始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性，在無(wú)線、廣播等市場(chǎng)上，設(shè)計(jì)人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix? V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品，表明了Altera承諾交付滿足用戶各類設(shè)計(jì)需求的器件。　　Arria V系列采用T
關(guān)鍵字： Altera FPGA

Altera續(xù)發(fā)售Arria V FPGA

Altera公司今天宣布，開(kāi)始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性，在無(wú)線、廣播等市場(chǎng)上，設(shè)計(jì)人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品，表明了Altera承諾交付滿足用戶各類設(shè)計(jì)需求的器件。
關(guān)鍵字： Altera FPGA Stratix V

新的LatticeECP4系列重新定義低成本、低功耗FPGA

2011年11月29日消息，萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天用宣布推出下一代LatticeECP4?FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場(chǎng)，具有6 Gbps的SERDES采用低成本wire-bond封裝，功能強(qiáng)大的DSP塊和具有基于硬IP的通信引擎，適用于成本和功耗敏感的無(wú)線、有線、視頻，和計(jì)算市場(chǎng)。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3?系列為基礎(chǔ)，為主流客戶提供高級(jí)功能，同時(shí)保持業(yè)界領(lǐng)先的低功耗和低成本。對(duì)于為各種應(yīng)用開(kāi)發(fā)主流平
關(guān)鍵字： Lattice FPGA ECP4

提高FPGA設(shè)計(jì)效能的方案

隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)...
關(guān)鍵字：漸進(jìn)式 FPGA 物理綜合工具

提高FPGA設(shè)計(jì)效能的方法

提高FPGA設(shè)計(jì)效能的方法,隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無(wú)線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過(guò)把兩種
關(guān)鍵字：方法效能設(shè)計(jì) FPGA 提高