- 1、背景介紹隨著各個行業朝著智能化方向的發展，嵌入式產品對能耗和效率的要求越來越苛刻。特別是在智能電網、工業和醫療等領域，一個產品的核心 MCU 處理器面臨多重挑戰。比如，一個自動化的馬達系統或者分布式工
- 關鍵字：
非對稱 雙核 MCU C2000 Concerto
- 現場可編程門陣列(FPGA)作為專用集成電路(ASIC)領域的一種半定制電路，可以根據設計的需要靈活實現各種接口或者總線的輸出，在設備端的通信產品中已得到越來越廣泛的使用。FPGA 是基于靜態隨機存儲器(SRAM)結構的，
- 關鍵字：
FPGA CPLD 控制器 從并 加載
- 摘要：為了實現對多路視頻和數據信號的同步傳輸，提出了一種基于FPGA的視頻數據綜合傳輸系統設計方案，并完成系統的軟硬件設計。該系統的硬件部分主要由FPGA、CPLD芯片及光模塊等設備組成，軟件部分采用VHDL語言進行
- 關鍵字：
視頻傳輸 FPGA 數據傳輸 光模塊
- 引言智能馬桶使用比較多的人體運動檢測方式是PSD(Position Sensitive Device，位置敏感器件)和PIR(Passiveinfrared Detector，被動紅外檢測器)。PSD是主動式發射，可比較準確地檢測出位置，但是容易受到周邊環境和
- 關鍵字：
微波傳感器 多普勒 智能馬桶 人體感應 MCU 陷波器
- 引言
車輛在動態稱重時，作用在平臺上的力除真實軸重外，還有許多因素產生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅動力等，給動態稱重實現高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數則不能過大，否則將產生過大的延遲導致不能實現實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消除干擾。
FIR濾波的原理及實現
本文采用FIR數字濾波，其原理如公式1所示。
Y(n)= (1)
其中h(k)為系統濾波參數，x(n)為采集的信
- 關鍵字：
FPGA FIR
- 隨著我國航空航天技術的迅速發展，對地面遙控遙測接收機的實時性和高速數據傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構設計方案。基于DSP/FPGA架構的設計方案
- 關鍵字：
CY7C68013A 測控通信 FPGA USB固件設計
- 摘要：基于ARM芯片和FPGA的特點，設計了一種ARM與FPGA人工神經網絡處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數據傳輸進行控制，完成ARM與神經網絡處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體
- 關鍵字：
神經網絡 嵌入式 通信 ARM FPGA S3C44BOX ZDMA
- 軟錯誤是指高能粒子與硅元素之間的相互作用而在半導體中造成的隨機、臨時的狀態改變或瞬變。隨著SRAM工藝的性能日益提高，越來越低的電壓和節點電容使得SRAM器件更易出現軟錯誤。軟錯誤不僅會損壞數據，而且還有可能
- 關鍵字：
軟錯誤 MPU
- 摘要：在核監測中，常將各種傳感器輸出的信號通過A/D轉換器轉換為數字信號，然后利用數字信號處理技術對各種核信號進行數字處理。為了準確測量核信號數字波形的各種參數，對基于FPGA雙口RAM的數字示波器進行了設計和
- 關鍵字：
核脈沖 數字示波器 數字波形 FPGA 雙口RAM
- 摘要 利用FPGA IP核設計了一種快速、高效的傅里葉變換系統。針對非整數倍信號周期截斷所導致的頻譜泄露問題，提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設計方案進行了仿真，同
- 關鍵字：
FFT FPGA IP核 加窗處理
- 摘要 數字復分接技術是數字通信網中的一項重要技術，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數據傳輸效率。文中在介紹數字復接系統的基礎上，采用VHDL對數字復分接系統進行建模設計和實現。并利
- 關鍵字：
數字復接系統 乒乓操作 先進先出存儲器 FPGA
- 高性能的數據壓縮可以有效的減少數據對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數據的高壓縮性能問題，本文提出了基于JPEG2000標準的數據壓縮系統的FPGA實現方案。相對于軟件算法實現和其他硬件方法，采用FPGA硬件實現可降低系統復雜度提高性能。最終設計的IP核具有資源占用少，性能良好和便于擴展等優點，能夠滿足通信傳輸和照相設備等應用需求。
- 關鍵字：
JPEG2000 數據壓縮 FPGA DWT
- 摘要 為了提高道路交叉口通行能力，設計了一種單點交叉口自適應控制系統。系統采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設計了控制器的硬件，井利用遺傳算法建立了信號配時優化模型、VHDL語言進行了遺傳算法的硬
- 關鍵字：
NiosⅡ FPGA 單點交叉口 自適應控制 遺傳算法硬件化
- 摘要：文章以嵌入式和數據采集技術為基礎，研究設計并實現了基于ARM+FPGA體系架構面向高速實時數據采集應用的一種實用新型智能控制器。本文闡述了主處理器ARM最小系統、協處理器FPGA最小系統和ARM與FPGA通信接口等硬
- 關鍵字：
ARM FPGA 智能控制器 高速實時數據采集
fpga+mpu+mcu介紹
您好，目前還沒有人創建詞條fpga+mpu+mcu!
歡迎您創建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
